Утвержден ГФКП.467444.004 ИП-ЛУ Модуль процессорный управления мультиплексными каналами **TA1-SMART** Инструкция пользователя ГФКП.467444.004 ИП

Взам. инв. № Инв. № дубл.

Содержание

	Стр.
1 НАЗНАЧЕНИЕ ИЗДЕЛИЯ, ОСОБЕННОСТИ ПОСТАВКИ, КОНСТРУКТИВНОЕ ИСПОЛНЕНИЕ	3
2 СОСТАВ И НАЗНАЧЕНИЕ ФУНКЦИОНАЛЬНЫХ УЗЛОВ	3
2.2.1 МОДУЛЬ РАЗОВЫХ КОМАНД	5
3 ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ	6
4 ДОПОЛНИТЕЛЬНЫЕ ФУНКЦИИ	7
5 НАЗНАЧЕНИЕ И ОПИСАНИЕ ФУНКЦИОНИРОВАНИЯ ТЕРМИНАЛА МУЛЬТИПЛЕКСНОГО КАН <i>А</i>	АЛА
	8
6 ПОДКЛЮЧЕНИЕ МОДУЛЯ ТА1-SMART К МУЛЬТИПЛЕКСНОМУ КАНАЛУ	10
7 РАЗЪЕМЫ И ДЖАМПЕРЫ ИЗДЕЛИЯ	
7.1 Разъемы изделия	
8 ТА1-SMART ПРЕРЫВАНИЯ	
9 ТА1-SMART АДРЕСНОЕ ПРОСТРАНСТВО ВВОДА/ ВЫВОДА	18
10 BIOS SETUP	18
11 ПЕРЕНАПРАВЛЕНИЕ ВИДЕО ИНФОРМАЦИИ ЧЕРЕЗ СОМ ПОРТ	19
12 ПЕРЕЗАПИСЬ ВІОЅ	
13 ОТВОД ТЕПЛА	19
ПРИЛОЖЕНИЕ 1 ПРОЦЕССОРНЫЙ МОДУЛЬ MZF486-SMART. ТЕХНИЧЕСКОЕ ОПИСАНИЕ	20
1 НАЗНАЧЕНИЕ ИЗДЕЛИЯ, ОСОБЕННОСТИ ПОСТАВКИ	20
1.1 Состав и назначение функциональных узлов	20
1.2 ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ	
2 КРАТКОЕ ОПИСАНИЕ ПРОЦЕССОРА ZFX86	22
3 РАЗЪЕМЫ УСТРОЙСТВА	22
3.1 УСТАНОВКА РЕЖИМОВ РАБОТЫ	31
4 ПОДКЛЮЧЕНИЕ ОСНОВНЫХ ВНЕШНИХ УСТРОЙСТВ К МОДУЛЮ MZF486-SMART	31
5 MZF486-SMART ПРЕРЫВАНИЯ	34
6 MZF486- SMART АДРЕСНОЕ ПРОСТРАНСТВО ВВОДА/ ВЫВОДА	34
7. ПОРЯДОК РАБОТЫ	35
8 BIOS SETUP	35
9 РАБОТА С КОНСОЛЬЮ	35
10 ПЕРЕЗАПИСЬ ВІОЅ	36
ПРИЛОЖЕНИЕ 2 ОПИСАНИЕ РАБОТЫ МУЛЬТИПЛЕКСНОГО КАНАЛА	37

1 Назначение изделия, особенности поставки, конструктивное исполнение

1.1 Назначение изделия

Модуль процессорный управления мультиплексными каналами TA1-SMART, в дальнейшем тексте именуемый изделием, является PC-совместимым компьютером, построенном на процессоре PC-on-chip ZFX86. Имеет полную совместимость с PC программным обеспечением и любыми стандартными операционными системами, такими как DOS.. Обеспечивает интерфейсы со следующими устройствами:

- -накопителем на гибком диске
- -клавиатурой, мышью
- -двумя каналами RS-232 (COM1-COM2)
- -двумя резервированными мультиплексными каналами по ГОСТ Р 52070-2003
- -блоком разовых команд

1.2 Особенности поставки

Условное обозначение изделия при его заказе и в конструкторской документации другого изделия, в котором оно применяется:

«Модуль процессорный управления мультиплексными каналами TA1-SMART(-XX)-A ГФКП.467444.004»,

где А – тип исполнения, принимающий значения:

С - коммерческое исполнение, приемка ОТК;

I - индустриальное исполнение, приемка ОТК, покрытие лаком;

М - исполнение «5», приемка Заказчика, покрытие лаком;

поле XX – поле, определяющее конструктивно-функциональное исполнение изделия

01 – исполнение изделия с одним резервированным мультиплексным каналом отсутствие поля – полное функциональное исполнение изделия:

02- исполнение изделия без мультиплексных каналов

Температурные диапазоны исполнений следующие:

повышенная температура среды предельная /рабочая для всех исполнений +85/+70°С; пониженная температура среды:

для исполнения C - минус 40/ минус 20°C, для исполнений I, M - минус 55/ минус 40°C.


1.3 Конструктивное исполнение

Изделие TA1-SMART выполнено в конструктиве PC-104. На верхнюю сторону устанавливается модуль MZF486-SMART, который крепится к несущей плате с помощью четырех винтов. Габаритный чертеж на TA1-SMART и MZF486-SMART приложен в поставочной документации.

2 Состав и назначение функциональных узлов

В состав изделия входит центральное процессорное устройство, выполненное на модуле процессорном мезонинном MZF486-SMART $\Gamma\Phi$ KП. 467444.002, устройство управления, приемопередатчики RS-232, терминалы мультиплексного канала MK-1 и MK-2.

Структурная схема изделия приведена на рисунке 1.



Изделие состоит из функциональных узлов, назначение и характеристики которых приведены ниже.

2.1 Центральное процессорное устройство

Подробное описание центрального процессорного устройства приведено в приложении 1 технического описания MZF486-SMART ГФКП . 467444.001.

Основные технические характеристики и подключаемые интерфейсы следующие:

486+ CPU:

- -32 разрядное процессорное ядро Cyrix 586 FP DX, работающее на частоте 100, 66, 33 МГц,
- -8Кб КЭШ память первого уровня со сквозной и обратной записью,
- -сопроцессор режима с плавающей точкой.

Последовательные порты:

-два 16550 совместимых RS232 последовательных порта(один порт перенастраиваемый на RS485/422)

-диапазон скорости не выше 115.2Кб.

Клавиатура и мышь:

-возможность подключения AT, PS/2 клавиатуры и PS/2 мыши.

АТ совместимость:

- -DMA контроллеры типа 8237,
- -таймеры типа 8254,
- -контроллеры прерывания типа 8259А.

Двойной сторожевой таймер:

-программное управление первичным и вторичным таймером,

-выход 16 разрядного первичного сторожевого таймера может быть программно соединен с сигналами NMI, SMI, SCI или сигналом RESET (для немедленной перезагрузки системы),

-выход 8 разрядного вторичного таймера программно соединен с системным сигналом RESET.

Управление энергопотреблением:

- -возможность использования таймера для задания интервала выдержки «неактивности» пользователя,
 - -программный режим снижения активности.

Шины расширения:

- 16 разрядная шина ISA PC/104.

DiskonCnip (FLASH носители):

- DiskOnChip Milenium объемом 8Мбайт.

Динамическая память:

Синхронная SDRAM динамическая память объемом 16Мбайт.

2.2 Устройство управления

Устройство управления обеспечивает выдачу сигналов базового адреса устройству терминала мультиплексного канала, управление режимом работы COM2-RS232-RS485\422, содержит блок разовых команд. Блок разовых команд обеспечивает дискретный ввод-вывод -24 разрядов вводавывода:

- -выход →16 сигналов с открытым коллектором;
- -вход $\to 8$ дискретных сигналов.

Устройство выполнено на микросхеме ХС95144.

2.2.1 Модуль разовых команд

В микросхеме программируемой логики Actel выполнен блок разовых команд. Контроллер протокола приема и передачи разовых команд осуществляет обслуживание до 8 входных и 16 выходных разовых команд. Для входных и выходных команд предусмотрен соединитель X5.

Базовый адрес устанавлен аппаратно в проекте Actel и равен адресу 150h. В области устройств ввода/вывода выделено 4 адреса. Адреса портов и функции регистров модуля при выполнении команд ввода/вывода приведены в таблице 2.

Таблица 2. Адреса устройств модуля разовых команд

Адрес	Устройство модуля				
	при записи (OUT)	при чтении (IN)			
150h	8 битный регистр выходов ОUT 0 - OUT 7	8 битный регистр состояния			
		входов IN 0 - IN 7			
151h	8 битный регистр выходов OUT 7 - OUT 15.				
	Прим.1				
152h		8 битный регистр-защёлка			
		выходов ОUТ 0 - ОUТ 7			
153h		8 битный регистр-защёлка			
		выходов OUT 7 - OUT 15.			

Входные уровни модуля - TTL. Тип выхода - **открытый коллектор**. Запись логического нуля в регистр защелку выходов приводит к отпиранию выходных буферов и на их выходе образуется логический ноль, а запись логической единицы приводит к их запиранию и на выходе устанавливается третье состояние. По сигналу RESET регистры выходов устанавливаются в

логическую единицу. Установка подтягивающих резисторов выходных сигналов производится на устройствах, где эти сигналы используются. Входы подтянуты резисторами 10ком к 5 вольтам.

Состояние выходов 8 битных регистров можно прочитать по адресам согласно табл.2

2.2.2 Регистр режима приемопередатчика СОМ2

Управление выбором режима работы COM2 производится через четырех разрядный регистр управления. Назначение разрядов регистра управления представлено в таблице 3. Адрес для записи в данный регистр в пространстве ввода-вывода процессорного устройства-154h

Таблица 3

разряд	НАЗНАЧЕНИЕ
0	СИГНАЛ ВЫБОРА RS-232 - RS-485/422 ДЛЯ ПРИЕМОПЕРЕДАТЧИКА COM2
	(ЛОГИЧЕСКИЙ "0" УСТАНАВЛИВАЕТ РЕЖИМ РАБОТЫ С RS-232, ЛОГИЧЕСКИЙ
	"1" УСТАНАВЛИВАЕТ РЕЖИМ РАБОТЫ С RS-485/422.)
1	СИГНАЛ ВЫБОРА РЕЖИМА РАБОТЫ RS-485/422 ДЛЯ ПРИЕМОПЕРЕДАТЧИКА
	СОМ2 (ЛОГИЧЕСКИЙ "0" - РАБОТАЕТ В ПОЛУ-ДУПЛЕКСНОМ РЕЖИМЕ,
	ЛОГИЧЕСКАЯ "1"-В ДУПЛЕКСНОМ РЕЖИМЕ)
	ПРИМЕЧАНИЕ: ПО СИГНАЛУ RESET СОСТОЯНИЕ РЕГИСТРА-FE. Разряды регистра
	2-7 не используются

2.3 Терминал мультиплексного канала

Устройство содержит два независимых терминала мультиплексного канала.

Терминал мультиплексного канала предназначен для работы с резервированной магистралью по ГОСТ Р 52070-2003. Он содержит контроллер протокола, два приемопередатчика, два трансформатора гальванической развязки и защитные резисторы. Контроллер протокола выполнен на микросхеме APA450-PQ208 фирмы ACTEL, приемопередатчики фирмы Интеграл, тип трансформаторов гальванической развязки - ТИЛ6.

2.4 Приемопередатчики RS-232

Каналы RS-232 подключены в линию через микросхемы линейных драйверов MAX – 211, которые обеспечивают работу с уровнями выходных сигналов ± 9V. Второй канал может быть сконфигурирован, как на работу по RS-232, так и RS-485/422, путем управления разрядами 0,1 регистра управления. Назначение разрядов приведено в таблице 3.Для установки режима HALT-DUPLEX (режим работы RS-485) необходимо записать в регистр управления число -01h. Выходная линия подключается к контактам T+, T- разъема X16. При работе в режиме RS-485 необходимо установить джамперы на контакты 11-12, 13-14 для подключения подтягивающих резисторов к линиям T+ и T-. Для открытия выходных буферов RS-485 в режиме передачи в линию, выходной сигнал RTC должен находиться в логической единице. При переключении в режим приема из линии выходные буфера должны быть установлены в третье состояние путем установки выходного сигнала RTC в логический ноль.

Для установки режима FULL-DUPLEX (режим работы RS-422) необходимо записать в регистр управления число -03h. Выходная линия на передачу подключается к контактам T+, T-, а выходная линия на прием подключается к контактам R+, R-, разъема X16.

3 Электрические характеристики

Электрические характеристики изделия приведены в таблице 4. Таблица 4

Параметр	Ед. изм.	Мин	Тип	Max
Напряжение питания	В	4.5	5	5.5
Мощность ядра процессора при частоте 100МГц	Вт	-	0.5	-

Потребление платы при отсутствии передачи по	мА			
мультиплексному каналу при частоте процессора:	MA			
ззмГц		820		
100 MΓ _Ц		900		
	3.5 A	900		
Выходные токи:	MA Lal		10	
ISA шина	Iol		10	
	Ioh		-8	
HEMI	T 1		1.4	
НГМД	Iol		14	
	Ioh		-14	
CDDAM	T-1		0	
SDRAM	Iol		8 -2	
	Ioh		-2	
ВВОД-ВЫВОД	Iol		24	
Приемник	101		2 1	
Дифференциальное входное напряжение	Vp-p	0,65		40
Передатчик	FF	3,00		
Дифференциальное выходное напряжение,				
измеренное в линии	Vp-p	6	6,5	
Время нарастания/спада сигнала	ns	100	150	300
Требования по питанию				
+5V				
пауза при частоте процессора 100МГц	mA			1000
majou npii matora npogeacopu roomi g				
* 50% времени передача по двум	mA		1200	1500
мультиплексным каналам				
* 100% времени передача по двум	mA		1700	2000
мультиплексным каналам				
Временные параметры				
• Задержка от запуска КШ до начала передачи	μs	3		
• Контролируемая пауза до ОС в режиме КШ и МШ	P			
(программируется)				
• Контролируемая пауза в формате ОУ—ОУ	μs	14,5		63,5
(программируется)	μο			,
(iipot paminipyoton)				
• Задержка выдачи ответного слова ОУ	μs		4.5	
Curtopinia Burga in Orbertion Choba Co	"			
• Задержка формирования прерывания в	μs		6	
конце задания для КШ и МШ	M 5			
кондо задания для кин и инн				
• Контролируемая генерация в канале	μs	800		
топтролируемая генерация в канале	μδ			

4 Дополнительные функции

Блок управления записью в BIOS:

- 12кб специальная область памяти(BUR-BIOS Update ROM), предназначенная для обновления содержимого BIOS.

Программа BIOS:
-Phoenix PC BIOS-100% X86 совместимость

5 Назначение и описание функционирования терминала мультиплексного канала

Терминал мультиплексного канала предназначен для подключения модуля MZF486-SMART к резервированной магистрали ГОСТ Р 52070-2003 (MIL-STD-1553B). В зависимости от исполнения, модуль TA1-SMART содержит один или два устройства мультиплексного канала , каждый из которых реализует функции резервированного устройства интерфейса. Каждое устройство интерфейса способно функционировать в режиме контроллера шины (КШ), оконечного устройства(ОУ) или монитора шины(МШ), в соответствии с требованиями ГОСТ Р 52070-2003. Режим работы устройства определяется программно.

Поскольку модуль TA1-SMART может содержать один или два одинаковых устройства мультиплексного канала, в приложении 2 дано описание одного устройства мультиплексного канала.

Подключение устройства контроллера протокола к шине ISA.


В качестве микросхемы, управляющей работой контроллера двух резервированных мультиплексных каналов, используется FPGA APA450-PQ208 фирмы Actel. Сигналы шины ISA подключаются к микросхеме APA450 через буфер IDTQS32X861, который ограничивает уровень принимаемых сигналов до величины 3.3V. Базовый адрес устройства для МК-1 и МК-2 задается аппаратно. Адрес МК1 -280h прерывание —IRQ10. Адрес МК2 -2A0h прерывание —IRQ11. Разряды SA4-SA1 используются для адресации регистров внутри МК1(МК2). Операции байтового чтения/записи не используются.

Назначение разрядов шины адреса ISA для устройства контроллера протокола приведено в Таблице 5.


Таблица 5

SA9	SA8	SA7	SA6	SA5	SA4	SA3	SA2	SA1	SA0
Б	базовый а	адрес 280) или 2A	0	Адрес регистров контроллера		He		
					протокола				исп

Для обмена управляющей информацией и данными между контроллера протокола и процессором используются циклы записи и чтения внешнего устройства. На рис.2 приведена временная диаграмма цикла записи и чтения.



а). Запись.



б). Чтение.

Рис. 2

6 Подключение модуля TA1-SMART к мультиплексному каналу

На рис. 3 показаны варианты подключения устройства TA1-SMART к линии передачи информации.




Рис 3

Схема подключения терминала мультиплексного канала к разъемам модуля TA1-SMART приведена на рис. 4.




Рис. 4. Подключение устройства к линии передачи информации.

7 Разъемы и джамперы изделия

7.1 Разъемы изделия

Разъемы устройства TA1-SMRART обеспечивают интерфейс к внешним устройствам, приведенным в таблице 6.

Условное изображение разъемов и джамперов устройства TA1-SMRART приведено на рисунке 2 для платы ниже версии 5 и на рисунке 3 для платы версии 5

Разъемы X1 и X18 предназначены для технологических целей на этапе изготовления и настройки устройства.

НГМД, подключаются с помощью стандартных шлейфных кабелей. Разъемы PC/104 сочленяются с соответствующими разъемами вышестоящих и нижестоящих плат. COM1 или COM2 могут подключается при работе на консоль (перенаправление видеоинформации через COM1 или COM2) к HOST компьютеру через нуль модемный кабель.




Рисунок 2 Расположение разъемов и джамперов на плате ниже версии 5




Рисунок 3 Расположение разъемов и джамперов на плате версии 6

Таблица 6

Обозначение	Функциональное	Обозначение	Функциональное
разъема	назначение	разъема	назначение
X1	JTAG XILINX	X15	COM1
X3	Ввод, Вывод	X16	COM2
X4	Внешний разъем питания +5В	X18	Технологический разъем
X8	Клавиатура, Мышь	X27	Мультиплексный канал МК1
X9	НГМД	X28	Мультиплексный канал МК2
X10	РС/104 (64 контакта)		
X11	РС/104 (40 контактов)		
X12,X13,X14	Задание номера прерывания МК1, МК2		

Подключение шины PC-104 производится через разъемы X10, X11. Обозначения выводов разъемов приведены в таблицах 7, 8.

Сигналы REFRESH и MASTER отсутствуют, на разъеме они подключены к логической "1".

Подключение НГМД производится через разъемы X9. Обозначения сигналов разъема приведено в таблице 11.

Подключение COM1, 2 производится через разъемы X15, X16 соответственно. Обозначения сигналов разъема приведено в таблице 10, 11.

Подключение Мыши и клавиатуры производится через разъемы X8. Обозначения сигналов разъема приведено в таблице 12.

Подключение внешнего источника питания, если питание через ISA шину не подключено, производится через разъемы X4. Обозначения сигналов разъема приведено в таблице 13.

Подключение Ввода-Вывода производится через разъем X3. Обозначения сигналов разъема приведено в таблице 14.

Подключение терминала мультиплексного канала 1, 2 производится через разъем X27, X28. Обозначения сигналов разъема приведено в таблице 15,16.

Разъемы X12, X13, X14 предназначены для задания номера используемого прерывания контроллера МК1 и МК2. Разъемы X12 соединен с выходом прерывания контроллера МК1 и МК2. Разъемы X13 и X14 соединены с соответствующими линиями прерывания шины ISA. . Обозначения сигналов разъема приведено в таблице 17,18,19.

Устройство поставляется со следующими установленными прерываниями: контроллер MK1 - IRQ11, контроллера MK2 - IRQ10.

Таблипа 7 Разъем X10

Ряд А	Обозн. сигнала	Ряд В	Обозн. сигнала
1	IOCHK	1	GND
2	SD7	2	RESET
3	SD6	3	+5B
4	SD5	4	IRQ9
5	SD4	5	-
6	SD3	6	-
7	SD2	7	-
8	SD1	8	ZEROW
9	SD0	9	-
10	RDY	10	KEY
11	AEN	11	SMEMW
12	SA19	12	SMEMR
13	SA18	13	IOW
14	SA17	14	IOR

Ряд А	Обозн. сигнала	Ряд В	Обозн. сигнала
15	SA16	15	-
16	SA15	16	-
17	SA14	17	DACK1
18	SA13	18	DRQ1
19	SA12	19	REFRESH
20	SA11	20	SYSCLK
21	SA10	21	IRQ7
22	SA9	22	-
23	SA8	23	IRQ5
24	SA7	24	IRQ4
25	SA6	25	IRQ3
26	SA5	26	-
27	SA4	27	TC
28	SA3	28	BALE
29	SA2	29	+5B
30	SA1	30	OSC
31	SA0	31	GND
32	GND	32	GND

Таблица 8 Разъем X11

Ряд С	Обозн. сигнала	Ряд D	Обозн. сигнала
1	GND	1	GND
2	SBHE	2	MCS16
3	SA23	3	IOCS16
4	SA22	4	IRQ10
5	SA21	5	IRQ11
6	SA20	6	IRQ12
7	SA19	7	IRQ15
8	SA18	8	IRQ14
9	SA17	9	-
10	MEMR	10	-
11	MEMW	11	DACK5
12	SD8	12	DRQ5
13	SD9	13	-
14	SD10	14	-
15	SD11	15	-
16	SD12	16	-
17	SD13	17	+5B
18	SD14	18	MASTER
19	SD15	19	GND
20	-	20	GND

Таблица 9 Разъем Х9

№ контакта	Обозначение сигнала	№ контакта	Обозначение сигнала
1	GND	18	DIR
2	-	19	GND
3	GND	20	STEP
4	-	21	GND
5	GND	22	WDATA
6	-	23	GND
7	GND	24	WGATE
8	INDEX	25	GND
9	GND	26	TRACK0
10	MOTON0	27	GND
11	GND	28	WP
12	-	29	GND
13	GND	30	RDATA
14	DRVSEL0	31	GND
15	GND	32	HS
16	-	33	GND
17	GND	34	DSKCHG

Таблица 10 Разъем X15

№ контакта	Обозначение сигнала	№ контакта	Обозначение сигнала
1	DCD	6	CTS
2	DSR	7	DTR
3	RXD	8	RIV
4	RTS	9	GND
5	TXD	10	-

Таблица 11 Разъем Х16

№ контакта	Обозначение сигнала	№ контакта	Обозначение сигнала
1	T+	6	CTS
2	T-	7	R+
3	RXD	8	R-
4	RTS	9	GND
5	TXD	10	-
11	T+	12	R1
13	T-	14	R2

Таблица 12 Разъем X8

№ контакта	Обозначение сигнала	№ контакта	Обозначение сигнала
1	KBCLK	5	MBCLK
2	KBDAT	6	MBDAT
3	+5B		
4	GND		

Таблица 13 Разъем Х4

№ контакта	Обозначение сигнала
1	+5B
2	+5B
3	GND

Таблица 14 Разъем X3

№ контакта	Обозначение сигнала	№ контакта	Обозначение сигнала
1	ВВОД1	14	вывод6
2	ВВОД2	15	вывод7
3	ВВОД3	16	вывод8
4	ВВОД4	17	вывод9
5	ВВОД5	18	ВЫВОД10
6	ВВОД6	19	ВЫВОД11
7	ВВОД7	20	ВЫВОД12
8	ВВОД8	21	ВВОД-ВЫВОД13
9	ВЫВОД1	22	ВВОД-ВЫВОД14
10	ВЫВОД2	23	ВВОД -ВЫВОД15
11	ВЫВОД3	24	ВВОД-ВЫВОД16
12	ВЫВОД4	25	ВВОД ПРЕРЫВАНИЯ
13	ВЫВОД5	26	ЗЕМЛЯ

Табл. 15 Разъем Х27

№ контакта	Обозначение сигнала	№ контакта	Обозначение сигнала
1	1SA+	5	1SB+
2	1SA	6	1SB
3	1LA+	7	1LB+
4	1LA	8	1LB-

Табл. 16 Разъем Х28

№ контакта	Обозначение сигнала	№ контакта	Обозначение сигнала
1	2SA+	5	2SB+
2	2SA	6	2SB
3	2LA+	7	2LB+
4	2LA	8	2LB-

Таблица 17 Разъем X13

№ контакта	Обозначение сигнала
1	IRQ5
2	IRQ7
3	IRQ9
4	IRQ5
5	IRQ7
6	IRQ9

Таблица 18 Разъем X14

№ контакта	Обозначение сигнала
1	IRQ10
2	IRQ11
3	IRQ12
4	IRQ10
5	IRQ11
6	IRQ12

Таблица 19 Разъем X12

№ контакта	Обозначение сигнала
1	INTA
2	INTA
3	INTA
4	INTB
5	INTB
6	INTB

7.2 Джамперы изделия

С помощью установки перемычек на ответной части разъема X1, центрального процессора MZF486-SMART, производится установка частоты процессорного ядра. После необходимой установки следует перезагрузить OS. Положение перемычек и соответствующая этому положению частота процессорного ядра приведена в таблице 20.

Таблица 20

Установка перемычек	Частота процессора
K.5-6, K.3-4	33 МГц
K.3-4	66 МГц
не установлены	100 МГц

Установка перемычки К.1-2 на ответной части разъема X1 разрешает выполнение инструкции BIOS из стандартной FLASH (режим boot ROM) или BUR. Если перемычка К.1-2 не установлена, изделие стартует нормально и выполняет инструкции BIOS, после чего передает управление загрузочному устройству. Если перемычка К.1-2 установлена, процессор выполняет BUR инструкции в перезаписи FLASH BIOS, используя COM1.

8 TA1-SMART прерывания

TA1-SMART прерывания представлены в таблице 21. Прерывания IRQ9-IRQ12 PCI шины можно переназначить в BIOS SETUP на прерывания IRQ9-IRQ12 шины ISA. Таблица 21

Таолица 21	
N% IRQ	ОПИСАНИЕ
0	Системный таймер (нет возможности для других устройств)
1	Клавиатура (нет возможности для других устройств)
2	Второй каскадируемый контроллер прерываний (нет возможности для других
	устройств)
3	COM2
4	COM1
5	Не назначен
6	НГМД (нет возможности для других устройств)
7	Не назначен
8	Часы реального времени
9	Внешнее прерывание
10	МК1 (По умолчанию)
11	МК2 (По умолчанию)
12	Не назначен
13	Сопроцессор
14	Не назначен
15	Не назначен

9 TA1-SMART адресное пространство ввода/ вывода

Адресное пространство ввода/ вывода представлено в таблице 22. Таблица 22

І/О АДРЕС	НАЗНАЧЕНИЕ
0000-000F	DMA КОНТРОЛЛЕР
0020-0021	Контроллер прерываний
0040-0043	Системный таймер
0060-0060	Клавиатура
0064-0064	Клавиатура
0070-0071	Системная CMOS/часы реального времени
0081-008F	DMA КОНТРОЛЛЕР
00A0-00A1	Контроллер прерываний
00C0-00DF	DMA КОНТРОЛЛЕР
00F0-00F1	Сопроцессор
280	Базовый адрес МК-1
150-151	ВВОД-ВЫВОД
154	Регистр управление режимом работы СОМ2
2A0	Базовый адрес МК-2
02F8-02FF	COM2
03F0-03F5	НГМД
03F8-03FF	COM1

10 BIOS SETUP

TA1-SMART BIOS имеет утилиту конфигурирования SETUP. Для входа в SETUP во время прохождения POST в нижней части экрана появляется надпись SETUP, после чего необходимо набрать F2. Детально порядок установок SETUP приведен в ZFX86 BIOS user manual supplement и PhoenixBIOS 4.0 REV. 6.0 . Первоначальные установки SETUP, загружаемые по умолчанию и записанные во FLASH BIOS, можно изменить с помощью программы ZEB.exe. При этом создается новый образ BIOS, который загружается во FLASH BIOS.

11 Перенаправление видео информации через СОМ порт

Для многих задач таких, как конфигурация, запуск и отображение результатов работы рабочих и тестовых программ, имеющих небольшой объем видеоинформации, имеется возможность подключения устройства без видеокарты. В устройстве видеоинформация перенаправляется через последовательный порт СОМ1 или СОМ2 (консоль перенаправления).

Последовательный порт устройства соединен с удаленным терминалом через нульмодемный кабель. На удаленном терминале включена эмуляционная программа терминала, такая, например, как ТМ. Для установки работы по консоли необходимо установить одинаковые коммуникационные параметры в устройстве TA1-SMART и программе на удаленном терминале ТМ, например 115,2 Kbaud, N, 8, 1. Для работы по консоли в устройстве TA1-SMART необходимо войти в конфигурацию BIOS путем нажатия клавиши F2 во время загрузки.

Выбор Advanced меню и затем выбор Concole Redrection. В COM PORT ADRESS выбор COMA для COM1 или COMB для COM2. Если установлено Disabled, то перенаправление в COM порт производиться не будет. Выбор необходимой скорости производится в строке BAUD RATE. Для данного типа консоли выбор PC ANSI. Если необходимо продолжить перенаправление после завершения POST программы, необходимо установить в строке Continue C.R. after post:ON. Затем произвести запись изменений и перезагрузку устройства.

12 Перезапись BIOS

ВІОЅ находится в отдельной перепрограммируемой FLASH памяти, поэтому его можно случайно стереть, когда в эту FLASH память записывают другие файлы. Для перезаписи ВІОЅ в процессоре TA1-SMART имеется устройство ВООТ-UP ROM (BUR), которое активизируется после включения питания. Программные утилиты обеспечивают восстановление системы путем загрузки ВІОЅ через СОМ1 порт. Компьютер, через который производится загрузка ВІОЅ, связан с TA1-SMART через нуль-модемный кабель. Распайка кабеля представлена в таблице 23. Для загрузки ВІОЅ необходимо подсоединить кабель к разъему X16 устройства TA1-SMART и к СОМ1 компьютера. На компьютере запустить batch файл TA1-SMART .bat, выполняющий следующие команды: Zftrm.exe loadbios.com ta1-smart.rom

После запуска программы на мониторе компьютера появится надпись, предлагающая установить джампер A23 и включить питание. На устройстве TA1-SMART необходимо установить джампер на контакты 1-2 разъема X1 и включить питание. После загрузки BIOS снимается джампер и включается питание. Визуально наблюдается запуск устройства со всеми необходимыми путями прохождения программы BIOS.

Таблица 23

PC COM1(DB9)	МП-МКО (BLD2.0-10)
2 (RXD)	5 (TXD)
3 (TXD)	3 (RXD)
5 (GND)	9 (GND)

13 Отвод тепла

Отвод тепла от платы осуществляется кондуктивным методом - путем отвода тепла от микросхем через внутренний тепловой слой на наружную металлизированную поверхность и далее на корпус блока. На центральное процессорное устройство укреплено на винтах теплоотводящая крышка из тонированного алюминия.

Приложение 1 Процессорный модуль MZF486-SMART. Техническое описание

ГФКП 467444 001 ТО

Техническое описание

1 Назначение изделия, особенности поставки

Модуль MZF486-SMART является PC-совместимым компьютером, построенном на процессоре PC-on-chip ZFX86. Изделие имеет полную совместимость с PC программным обеспечением и любыми стандартными операционными системами такими, как LINUX, DOS, RTOS.

MZF86-SMART выполнен в конструктиве мезонинного модуля, для встраиваемых систем.

Условное обозначение изделия при заказе – «Процессорный модуль MZF486-SMART-А», где A – тип исполнения, принимающий значения:

С - исполнение с приемкой ОТК,

I – исполнение с приемкой ОТК, расширенным температурным диапазоном и покрытием лаком,

М - исполнение с приемкой Заказчика, расширенным температурным диапазоном и покрытием лаком.

Температурные диапазоны исполнений следующие:

повышенная температура среды предельная /рабочая

для всех исполнений +85/+70°C;

пониженная температура среды предельная /рабочая

для исполнения C минус 40/ минус 20°C, для исполнений I, M минус 55/ минус 40°C.

1.1 Состав и назначение функциональных узлов

486+ CPU:

- -32 разрядное процессорное ядро Cyrix 586 FP DX, работающее на частоте 133, 100, 66 и 33 МГц,
 - -8Кб КЭШ память первого уровня со сквозной и обратной записью,
 - -сопроцессор режима с плавающей точкой.

Память:

- синхронная SDRAM динамическая память емкостью 16Мб.

Последовательные порты:

- два 16550 совместимых RS232 последовательных порта,
- диапазон скорости не выше 115.2Кб.

Параллельные порты:

- один двунаправленный параллельный порт,
- возможность SPP, ECP и EPP режимов.

Клавиатура и мышь:

- возможность подключения AT, PS/2 клавиатуры и PS/2 мыши.

Контроллер НГМД:

- возможность подключения одного НГМД.

Контроллер IDE

- один канал с возможностью подключения до двух устройств (master/ slave),
- PCI шина master с пакетной записью и чтением,
- режим ultra DMA, Multiword DMA и PIO (1-4).

Контроллер USB

- два канала USB

АТ совместимость:

- DMA контроллеры типа 8237,
- таймеры типа 8254,
- контроллеры прерывания типа 8259А.

FLASH носители:

- DiskOnChip Milenium объемом 8Мбайт.

Двойной сторожевой таймер:

- -программное управление первичным и вторичным таймером,
- -выход 16 разрядного первичного сторожевого таймера может быть программно соединен с сигналами NMI, SMI, SCI или сигналом RESET (для немедленной перезагрузки системы),
- -выход 8 разрядного вторичного таймера программно соединен с системным сигналом RESET.

Управление энергопотреблением:

- -возможность использования таймера для задания интервала выдержки «неактивности» пользователя,
 - -программный режим снижения активности.

Шины расширения:

- 16 разрядная шина ISA PC/104,
- -32 разрядная (33МГц) РСІ шина, версия 2.1.

1.2 Электрические характеристики

Электрические характеристики изделия приведены в таблице 1.

Таблица 1

Параметр	1	Ед.	Мин	Тип	Max
	изм.				
Напряжение питания	В		4.5	5	5.5
Батарейный источник питания	В		2.85	3	3.15
Мощность ядра процессора при частоте	Вт		-	0.5	-
100МГц					
Потребление от батарейки	мкА			1.5	2
Потребление платы при частоте процессора:	мА				
33 МГц			600		
66 МГц			650		
100 МГц			700		
Выходные токи:	мА				
ISA шина	Iol			10	
	Ioh			-8	
НГМД, параллельный порт	Iol			14	
	Ioh			-14	
РСІ шина	Iol			1.5	
	Ioh			-1	
IDE порт	Iol			5	
	Ioh			-3	
SDRAM ВВОД-ВЫВОД	Iol			5	
	Ioh			-2	
Рабочая температура	°C		-40	-	+70
Предельная температура	°C		-55	-	+85

1.3 Дополнительные функции

Блок управления записью в BIOS:

- 12 кб специальная область памяти (BUR-BIOS Update ROM), предназначенная для обновления содержимого BIOS.

Программа BIOS:

- Phoenix PC BIOS-100% X86 совместимость.

2 Краткое описание процессора ZFX86

Процессор ZFX86 является системой на кристалле CYRIX 586 FP DX с улучшенным 486/133-ядром. Архитектура, использующая 486/133-ядро с шинами ISA и PCI и развернутой системой ввода-вывода, является оптимальной для реализации контроллеров для встраиваемых систем. Ядро процессора имеет окружение (North Bridge и South Bridge), аналогичное тому, которое реализовано в процессорах класса Pentium, что обеспечивает высокопроизводительную работу системы.

North Bridge обеспечивает интерфейс центрального процессора с остальными ресурсами кристалла и организует циклы работы внутренней системной шины кристалла. Одной из основных задач North Bridge является управление SDRAM-памятью. North Bridge также осуществляет арбитраж шины PCI и определяет, какое устройство будет управлять этой шиной.

North Bridge поддерживает три внешних устройства мастера и два внутренних (это CPU и South Bridge). North Bridge поддерживает режим управления энергопотреблением, формируемый модулем South Bridge.

Модуль South Bridge является улучшенным PCI-ISA мостом, обеспечивая ISA/AT-функционирование. South Bridge стыкуется с системным контроллером North Bridge по шине FRONT PCI и организует системный PCI- интерфейс, обеспечивая внешнюю шину PCI.

Модуль содержит IDE и USB контроллеры. IDE и USB контроллеры поддерживают шину mastering и стыкуются с быстродействующей PCI-шиной, обеспечивая высокопроизводительную работу системы со скоростной периферией.

North Bridge содержит интегрированную систему ввода-вывода:

- контроллер НГМД,
- два RS-232 порта,
- параллельный порт,
- -часы реального времени.

Подробное описание процессора приведено в ZFX86 DATA BOOK

3 Разъемы устройства

Разъемы MZF486-SMART обеспечивают интерфейс к внешним устройствам. Расположение разъемов приведено на рисунке 4 и рисунке 5.

Разъем J1, J2 предназначены для подключения MZF486-SMART к несущей плате. Обозначение сигналов приведено в таблице 2, 3. Обозначение сигналов по группам применения приведено в таблицах 4-14

Разъем X1 предназначен для установки частоты процессорного ядра и для установки режима загрузки BIOS. Обозначение сигналов приведено в таблице 3.




Рисунок 4 Расположение разъемов на плате (нижняя сторона)



Рисунок 5 Расположение разъемов на плате (верхняя сторона)

Таблица 2 Обозначение сигналов разъема Ј1

	блица 2 Обозначени			Т	
№	Обозначение	№	Обозначение	№ контакта	Обозначение
контакта	сигнала	контакта	сигнала		сигнала
A1	+5B	A16	SD6	A31	SA13
A2	RESDRV	A17	SD5	A32	SA12
A3	ISAERR	A18	SD4	A33	SA11
A4	SBHE	A19	SD3	A34	SA10
A5	MEMCS16	A20	SD2	A35	SA9
A6	IOCS16	A21	SD1	A36	SA8
A7	GND	A22	SD0	A37	SA7
A8	GND	A23	IOCHRDY	A38	SA6
A9	IOW	A24	AEN	A39	SA5
A10	IOR	A25	SA19	A40	SA4
A11	ZEROW	A26	SA18	A41	SA3
A12	ISACLK	A27	SA17	A42	SA2
A13	TC	A28	SA16	A43	SA1
A14	ALE	A29	SA15	A44	SA0
A15	SD7	A30	SA14	A45	-
A46	CLK14МГц	A58	+5B	A70	
A47	RESET_N	A59	+5B	A71	-
A48		A60	GND	A72	-
A49	GND	A61	GND	A73	-
A50	SMEMW	A62	GND	A74	PORT1 M
A51	SMEMR	A63	GND	A75	PORT1 P
A52	-	A64		A76	PORT2 M
A53	-	A65		A77	PORT2_P
A54	-	A66		A78	GND
A55	+5B	A67		A79	MEMR
A56	+5B	A68		A80	MEMW
A57	+5B	A69			
	<u> </u>				
B1	+5B	B16	SA20	B31	TDO
B2	, 3B	B17	SA19	B32	IDE_DAT2
B3		B18	SA18	B33	IDE DAT6
B4		B19	SA17	B34	DACK5
B5		B20	SD8	B35	IDE DAT8
B6		B21	SD9	B36	IDE_DAT6
B7		B22	SD10	B37	IDE_DAT7
B8		B23	SD10	B38	IDE_DAT7
B9		B24	SD12	B39	
B10		B25	SD12 SD13	B40	IDE_DAT10
B10	DRQ5	B25	SD13	B41	IDE DAT11
B12	GND	B27	SD15	B42	IDE_DAT11
B13	-	B28	TCK	B43	IDE DAT15
B13		B29	TDI	B43	IDE_DAT13
B14	SA21	B29 B30	TMS	B45	IDE_DA114
DIS	SAZI	DSU	CIVII	D43	-
B46		B57	IDE DMA DEO	B70	IDE DDV
	-		IDE_DMA_REQ		IDE_RDY
B47	-	B58	IDE_DAT4	B71	IDE_RST
B48		B59		B72	O_CUR1

№	Обозначение	№	Обозначение	№ контакта	Обозначение
контакта	сигнала	контакта	сигнала		сигнала
B49	-	B60		B73	-
B50	-	B61	IDE_DAT0	B74	-
B51	-	B62	IDE_DAT1	B75	DRQ1
B52	-	B63	IDE_CS0	B76	DACK1
B53	-	B64	IDE_ADR0	B77	IDE_IOR
B54	IDE_DAT12	B65	IDE_ADR1	B78	-
B55	IDE_DAT9	B66	IDE_CS1	B79	IDE_IOW
B56	IDE_DMA_ACK	B67	IDE_ADR2	B80	O_CUR2
		B68, B69	-		

Таблица 3 Обозначение сигналов разъема Ј2

$N_{\underline{0}}$	Обозначение	No	Обозначение	№ контакта	Обозначение
контакта	сигнала	контакта	сигнала		сигнала
A1		A30	-	A59	
A2	-	A31	C_BE3	A60	C_BE1
A3	-	A32	C_BE0	A61	
A4		A33	AD0	A62	
A5		A34	AD1	A63	
A6		A35	AD6	A64	
A7		A36	AD4	A65	
A8		A37	AD9	A66	
A9		A38	AD8	A67	
A10		A39	AD12	A68	
A11		A40	AD16	A69	
A12		A41	AD15	A70	
A13		A42	AD22	A71	
A14		A43	AD18	A72	
A15		A44	AD23	A73	
A16		A45	AD24	A74	
A17		A46	AD2	A75	
A18		A47	AD5	A76	
A19		A48	AD3	A77	
A20		A49	AD7	A78	IRQ11
A21		A50	AD11	A79	IRQ10
A22		A51	AD20	A80	IRQ09
A23	KBDATA	A52	AD25		
A24	KBCLK	A53	AD30		
A25	MCLK	A54	AD29		
A26	MDATA	A55	FRAME		
A27	PCICLK	A56			
A28		A57			
A29	-	A58			
B1	DCD1	B30	MTR0	B59	
B2	DSR1	B31	IRQ15	B60	
В3	RXD1	B32	IRQ3	B61	LOCK
B4	RTS1	B33	IRQ4	B62	STOP
B5	TXD1	B34	IRQ5	B63	DEVSEL
В6	CTS1	B35		B64	
B7	DTR1	B36	IRQ7	B65	

№	Обозначение	№	Обозначение	№ контакта	Обозначение
контакта	сигнала	контакта	сигнала		сигнала
B8	RI1	B37	IRQ12	B66	
B9	DCD2	B38		B67	
B10	DSR2	B39	PRST	B68	
B11	RXD2	B40	C_BE2	B69	
B12	RTS2	B41		B70	AD10
B13	TXD2	B42		B71	AD13
B14	CTS2	B43		B72	AD14
B15	DTR2	B44		B73	AD17
B16	RIV2	B45		B74	AD19
B17	INDEX	B46	TRDY	B75	AD21
B18		B47		B76	AD26
B19	DSKCHG	B48	PERR	B77	AD27
B20	REQ1	B49	PAR	B78	AD28
B21	DIR	B50	SERR	B79	AD31
B22	STEP	B51	IRDY	B80	
B23	WDATA	B52	GNT0		
B24	WGATE	B53	GNT1		
B25	TRK0	B54	REQ0		
B26	WP	B55	-		
B27	RDATA	B56	-		
B28	HDSEL	B57	SA23		
B29	DRVSEL0	B58	SA22		

Обозначения сигналов разъема J1, J2 для подключения шины ISA приведено в таблице 4.

Таблица 4 Обозначения сигналов для шины ISA

№ разъема	№ контакта	Обозначение	№ разъема	№ контакта	Обозначение
		сигнала			сигнала
J1	A3	IOCHK	J1	A39	SA5
J1	A15	SD7	J1	A40	SA4
J1	A16	SD6	J1	A41	SA3
J1	A17	SD5	J1	A42	SA2
J1	A18	SD4	J1	A43	SA1
J1	A19	SD3	J1	A44	SA0
J1	A20	SD2	J1	A11	ZEROW
J1	A21	SD1	J1	A50	SMEMW
J1	A22	SD0	J1	A51	SMEMR
J2	B57	SA23	J1	A9	IOW
J2	B58	SA22	J1	A10	IOR
J1	B15	SA21	J1	B76	DACK1
J1	B16	SA20	J1	B75	DRQ1
J1	A25	SA19	J1	A12	SYSCLK
J1	A26	SA18	J2	B36	IRQ7
J1	A27	SA17	J2	B34	IRQ5
J1	A28	SA16	J2	B33	IRQ4
J1	A29	SA15	J2	B32	IRQ3
J1	A30	SA14	J2	A80	IRQ9
J1	A31	SA13	J2	A79	IRQ10
J1	A32	SA12	J2	A78	IRQ11
J1	A33	SA11	J2	B37	IRQ12

№ разъема	№ контакта	Обозначение	№ разъема	№ контакта	Обозначение
		сигнала			сигнала
J1	A34	SA10	J2	B31	IRQ15
J1	A35	SA9	J2	B38	IRQ14
J1	A36	SA8	J1	B17	SA19
J1	A37	SA7	J1	B18	SA18
J1	A38	SA6	J1	B19	SA17
J1	A14	BALE	J1	A13	TC
J1	A5	MEMCS16	J1	A2	RESDRV
J1	A6	IOCS16	J1	B34	DACK5
J1	B20	SD8	J1	B11	DRQ5
J1	B21	SD9	J1	A4	SBHE
J1	B22	SD10	J1	A46	14,3818МГц
J1	B23	SD11	J1	A23	IOHRDY
J1	B24	SD12	J1	A24	AEN
J1	B25	SD13	J1	A79	MEMR
J1	B26	SD14	J1	A80	MEMW
J1	B27	SD15			

Сигналы MASTER и REFRECH отсутствуют. Группа сигналов SA17-SA19 выведена на два разных места в разъеме J1

Обозначения сигналов разъема J1, J2 для подключения Hard диска приведено в таблице 5.

Таблица 5 Обозначения сигналов для Hard диска

№ разъема	№ контакта	Обозначение	№ разъема	№	2 Обозна
		сигнала		контакта	чение сигнала
J1	B71	IDE_RST	J1	B42	IDE_DAT13
J1	B61	IDE_DAT0	J1	B44	IDE_DAT14
J1	B62	IDE_DAT1	J1	B43	IDE_DAT15
J1	B32	IDE_DAT2	J1	B57	IDE_DMA_REQ
J1	B36	IDE_DAT3	J1	B79	IDE_IOW
J1	B58	IDE_DAT4	J1	B77	IDE_IOR
J1	B38	IDE_DAT5	J1	B70	IDE_RDY
J1	B33	IDE_DAT6	J1	B56	IDE_DMA_ACK
J1	B37	IDE_DAT7	J2	B38	IRQ14
J1	B35	IDE_DAT8	J1	B65	IDE_ADR1
J1	B55	IDE_DAT9	J1	B64	IDE_ADR0
J1	B40	IDE_DAT10	J1	B67	IDE_ADR2
J1	B41	IDE_DAT11	J1	B63	IDE_CS0
J1	B54	IDE_DAT12	J1	B66	IDE_CS1

Обозначения сигналов разъема J2 для подключения Floppy диска приведено в таблице 6.

Таблица 6 Обозначения сигналов для Floppy диска

№ разъема	№ контакта	Обозначение	№ разъема	№	3 Обозна
		сигнала		контакта	чение сигнала
J2	B17	INDEX	J2	B21	DIR
J2	B30	MTR0	J2	B22	STEP
J2	B29	DRVSEL0	J2	B23	WDATA
J2	B24	WGATE	J2	B25	TRACK0
J2	B26	WP	J2	B27	RDATA
J2	B28	HDSEL	J2	B19	DSKCHG

Обозначения сигналов разъема J2 для подключения COM1, 2 приведено в таблице 7, 8. Таблица 7 Обозначения сигналов для COM1

№ разъема	№ контакта	Обозначение сигнала	№ разъема	№ контакта	Обозначение сигнала
J2	B1	DCD1	J2	В6	CTS1
J2	B2	DSR1	J2	В7	DTR1
J2	В3	RXD1	J2	B8	RIV1
J2	B4	RTS1	J2	B5	TXD1

Таблица 8 Обозначения сигналов для СОМ2

№ разъема	№ контакта	Обозначение	№ разъема	№	Обозначение
		сигнала		контакта	сигнала
J2	В9	DCD2	J2	B14	CTS2
J2	B10	DSR2	J2	B15	DTR2
J2	B11	RXD2	J2	B16	RIV2
J2	B12	RTS2	J2	B13	TXD2

Обозначения сигналов разъема J2 для подключения мыши и клавиатуры приведено в таблице 9.

Таблица 9 Обозначения сигналов для мыши и клавиатуры

№ разъема	№ контакта	1.1.1.4 Обозначение сигнала
J2	A24	KBCLK
J2	A23	KBDATA
J2	A25	MCLK
J2	A26	MDATA

Обозначения сигналов разъема J1 для подключения USB 1, 2 портов приведено в таблице 10. Таблица 10 Обозначения сигналов USB 1, 2 портов

№ разъема	№ контакта	Обозначение сигнала
J1	A74	PORT1_M
J1	A75	PORT1_P
J1	A76	PORT2_M
J1	A77	PORT2_P
J1	B72	O_CUR1
J1	B80	O_CUR2

Обозначения сигналов разъема J2 для подключения PCI шины приведено в таблице 11. Таблица 11 Обозначения сигналов PCI шины

№ разъема	№ контакта	Обозначение	№ разъема	№ контакта	Обозначение
_		сигнала	_		сигнала
J2	A33	AD0	J2	A54	AD29
J2	A34	AD01	J2	A53	AD30
J2	A46	AD02	J2	319	AD31
J2	A48	AD03	J2	A80	INTA
J2	A36	AD04	J2	A79	INTB
J2	A47	AD05	J2	A78	INTC
J2	A35	AD06	J2	B37	INTD
J2	A49	AD07	J2	B39	PRST
J2	A38	AD08	J2	B49	PAR
J2	A37	AD09	J2	A32	C_BE0
J2	310	AD10	J2	A60	C_BE1
J2	A50	AD11	J2	B40	C_BE2
J2	A39	AD12	J2	A31	C_BE3
J2	B71	AD13	J2	A27	PCICLK
J2	B72	AD14	J2	B62	STOP
J2	A41	AD15	J2	A55	FRAME
J2	A40	AD16	J2	B48	PERR
J2	B73	AD17	J2	B46	TRDY
J2	A43	AD18	J2	B51	IRDY
J2	B74	AD19	J2	B61	LOCK
J2	A51	AD20	J2	B63	DEVSEL
J2	B75	AD21	J2	B50	SERR
J2	A42	AD22	J2	B54	REQ0
J2	A44	AD23	J2	B20	REQ1
J2	A45	AD24	J2	B52	GNT0
J2	A52	AD25	J2	B53	GNT1
J2	B76	AD26			
J2	B77	AD27			
J2	B78	AD28			

Обозначения сигналов разъема J2 для подключения параллельного порта приведено в таблице 12.

Таблица 12 Обозначения сигналов параллельного порта

№	№	Обозначение	Nº	№ контакта	Обозначение
разъема	контакта	сигнала	разъема		сигнала
J2	B67	PD0	J2	B59	PSLIN
J2	B68	PD1	J2	B64	PINIT
J2	B69	PD2	J2	A58	PERR
J2	B41	PD3	J2	B44	PACK
J2	B65	PD4	J2	A56	PBUSY
J2	B42	PD5	J2	B45	PPE
J2	A59	PD6	J2	B43	PSLCT
J2	A57	PD7	J2	B66	PSTB
J2	B35	PAFD			

Обозначения сигналов разъема J1, J2 для подключения дополнительной памяти DRAM приведено в таблице 13.

Таблица 13 Обозначения сигналов для дополнительной памяти DRAM

№ разъема	№ контакта	Обозначение	№ разъема	Nº	Обозначение
		сигнала		контакта	сигнала
J1	170	D16	J2	221	R_CAS
J1	167	D17	J2	222	R_RAS
J1	169	D18	J2	223	R_CS0
J1	168	D19	J2	224	BA0
J1	173	D20	J2	225	BA1
J1	172	D21	J2	227	MR_A00
J1	174	D22	J2	228	MR_A01
J1	171	D23	J2	229	MR_A02
J1	175	D24	J2	230	MR_A03
J1	177	D25	J2	237	MR_A04
J1	179	D26	J2	236	MR_A05
J2	A16	D27	J2	A75	MR_A06
J2	A18	D28	J2	A74	MR_A07
J2	A21	D29	J2	A73	MR_A08
J2	A22	D30	J2	A72	MR_A09
J2	A20	D31	J2	A66	MR_A10
J2	B47	R_CLK0	J2	A71	MR_A11
J2	A11	SDRAM_CS1			
J2	B80	R_WE			
J2	A5	SDRAM_CLK1			
J2	A6	SDRAM_DQM1			

Обозначения сигналов разъема J1, J2 для подключения дополнительных сигналов приведено в таблице 14.

Таблица 14 Обозначения сигналов

№ разъема	№ контакта	Обозначение	№ разъема	Nº	Обозначение
		сигнала		контакта	сигнала
J1	A47	RESET_N	J1	B7	IOCS0
J1	A48	RTCBAT_3V	J1	B6	IOCS1
J1	B2	MEMCS2	J1	B5	IOCS2
J1	B4	MEMCS1	J1	B9	IOCS3
J1	B28	TCK	J1	B8	PWM
J1	B29	TDI	J2	A4	SCL
J1	B30	TMS	J2	A28	SDA
J1	B31	TDO	J1	B48	GPIO4

Обозначения сигналов разъема J1, J2 для подключения напряжения питания приведено в таблице 15.

Таблица 15 Обозначения сигналов для подключения напряжения питания

№ разъема	№ контакта	Обозначение	№ разъема	No	Обозначение
		сигнала		контакта	сигнала
J1	A64	+3.3B	J1	A1	+5B
J1	A65	+3.3B	J1	A55	+5B
J1	A66	+3.3B	J1	A7	GND
J1	A67	+3.3B	J1	A8	GND
J1	A68	+3.3B	J1	A49	GND
J1	A69	+3.3B	J1	A60	GND
J1	A70	+3.3B	J1	A61	GND
J1	A56	+5B	J1	A62	GND
J1	A57	+5B	J1	A63	GND

№ разъема	№ контакта	Обозначение	№ разъема	№	Обозначение
		сигнала		контакта	сигнала
J1	A58	+5B	J1	A78	GND
J1	A59	+5B	J1	B12	GND
J1	B1	+5B			

Примечание. Подавать напряжения питания +3.3B на устройство MZF486-SMART не требуется. Оно вырабатывается в модуле и предназначено для питания микросхем на самом модуле и на несущем.

3.1 Установка режимов работы

С помощью установки перемычек на ответной части разъема X1 производится установка частоты процессорного ядра. После необходимой установки следует перезагрузить OS. Положение перемычек и соответствующая этому положению частота процессорного ядра приведена в таблице 14.

Таблина 14

Установка перемычек	Частота процессора
K.3-4, K.5-6	33 МГц
K.3-4	66 МГц
не установлены	100 МГц
-	

Установка перемычки К.1-2 на ответной части разъема X1 разрешает выполнение инструкции BIOS из стандартной FLASH (режим boot ROM) или BUR. Если перемычка К.1-2 не установлена, изделие стартует нормально и выполняет инструкции BIOS, после чего передает управление загрузочному устройству. Если перемычка К.1-2 установлена, процессор выполняет BUR инструкции в перезаписи FLASH BIOS, используя Z-TAG интерфейс или COM1.

4 Подключение основных внешних устройств к модулю MZF486-SMART

На рисунках 6-9 показаны подключение основных внешних устройств к модулю MZF486-SMART(HARD DISK, FLOPPY DISK, COM1, COM2, КЛАВИАТУРЫ). При подключении ISA интерфейса необходимо подключить сигналы данных SD0-SD15 к +5В через резисторы 10ком.




Рисунок 6 Подключение FLOPPY диска




Рисунок 7 Подключение HARD диска

Рисунок 8 Подключение клавиатуры и мышки




Рисунок 9 Подключение приемопередатчиков RS2232(COM1) к MZF486-SMART

Примечание - Подключение COM2производится аналогично рисунку 6. Если COM1 и COM 2 не используются, входы RXD, CTS, DSR, DCD, RIV подключаются к напряжению +5В через резисторы 4,7 кОм.

5 MZF486-SMART прерывания

MZF486-SMART прерывания представлены в таблице 15. Прерывания IRQ9-IRQ12 PCI шины можно переназначить в BIOS SETUP на прерывания IRQ9-IRQ12 шины ISA.

Таблица 15

N% IRQ	ОПИСАНИЕ
0	Системный таймер (нет возможности для других устройств)
1	Клавиатура (нет возможности для других устройств)
2	Второй каскадируемый контроллер прерываний (нет возможности для других
	устройств)
3	COM2
4	COM1
5	Не назначен
6	НГМД (нет возможности для других устройств)
7	Параллельный порт (LPT)
8	Часы реального времени
9	INTA PCI
10	INTB PCI
11	INTC PCI
12	INTD PCI
13	Сопроцессор
14	Первичный IDE
15	Не назначен

6 MZF486- SMART адресное пространство ввода/ вывода

Адресное пространство ввода/ вывода представлено в таблице 16. Таблица 16

І/О АДРЕС	НАЗНАЧЕНИЕ
0000-000F	DMA КОНТРОЛЛЕР
0020-0021	Контроллер прерываний
0040-0043	Системный таймер
0060-0060	Клавиатура
0064-0064	Клавиатура
0070-0071	Системные CMOS/часы реального времени
0081-008F	DMA КОНТРОЛЛЕР
00A0-00A1	Контроллер прерываний
00C0-00DF	DMA КОНТРОЛЛЕР
00F0-00F1	Сопроцессор
02F8-02FF	COMB
0378-037F	Параллельный порт
03F0-03F5	нгмд
3F6-3F7/1F0-1F7	IDE
03F8-03FF	COMA
0CF8-0CFF	PCI

7. Порядок работы

Установить модуль MZF486-SMART в разработанное устройство или в плату носитель TDDC-SMART-03 ГФКП. 467444.005. На этой плате установлены приемопередатчики и разъемы для COM1, COM2, разъемы для FLOPPY и HARD диска, разъем PC-104, клавиатуры и питания. Подсоединить клавиатуру, FLOPPY диск, COM1 модуля TDDC-SMART-03 с COM1 удаленного терминала с помощью нуль модемного кабеля . Подсоединить источник питания +5В к разъему питания модуля. Включить на удаленном терминале программу Рсомт или ТМ. Параметры передачи установить, как указано в п.9. Включить питание +5В. На удаленном терминале наблюдать прохождение POST, загрузку операционной системы и выход на диск С:∖>.

Для выхода на диск "А", набрать на клавиатуре А:, на экране появится надпись А:∖>.

8 BIOS SETUP

MZF486-SMART BIOS имеет утилиту конфигурирования SETUP. Для входа в SETUP во время прохождения POST, в нижней части экрана появляется надпись SETUP, после чего необходимо нажать F2. Детальный порядок установок SETUP приведен в ZFX86 BIOS user manual supplement и PhoenixBIOS 4.0 REV. 6.0. Первоначальные установки SETUP (загружаемые по умолчанию) и записанные во FLASH BIOS, можно изменить с помощью программы ZEB.exe. При этом создается новый образ BIOS, который загружается во FLASH BIOS.

9 Работа с консолью

Видео информация перенаправляется в последовательный порт путем установки в BIOS SETUP и соединения СОМ А процессорной платы с СОМ портом удаленного терминала через ноль модемный кабель. Для работы по консоли в устройстве MZF486-SMART необходимо войти в конфигурацию BIOS путем нажатия клавиши F2 во время загрузки. Выбор Advanced меню и затем выбор Concole Redrection. В СОМ PORT ADRESS выбор СОМА для СОМ1 или СОМВ для СОМ2. Если установлено Disabled, то перенаправление в СОМ порт производиться не будет. Выбор необходимой скорости производится в строке BAUD RATE. Для данного типа консоли выбор PC ANSI. Если необходимо продолжить перенаправление после завершения POST программы, необходимо установить в строке Continue C.R. after post :ON. Затем произвести запись изменений и перезагрузку устройства.

По умолчанию видео информация перенаправляется через консоль со следующими параметрами передачи :

- скорость 115.2Кб,
- бит данных 8,
- без паритета,
- стоповых бит 1,
- перенаправление выключено после окончания программы POST.

На удаленном терминале производится запуск программы Рсоmm или ТМ В связи с низкой скоростью передачи по RS-232 нельзя передавать по консолю большие объемы информации. Рекомендуется передавать только текстовую информацию.

Схема ноль модемного кабеля приведена на рисунке 10.

Плата носителя Наименование		Удаленный терминал DB9 Наименование Кон	такт
DCD DSR	1 2	→ DTR	4
RXD	3	TXD	3
RTS	4	CTS	8
TXD	5	→ RXD	2
CTS	6	→ RTS	7
DTR	7	DSR	6
		DCD	1
GND	9	— → GND Рисунок 10 Ноль модемный кабель	5

10 Перезапись BIOS

ВІОЅ находится в отдельной перепрограммируемой FLASH памяти, поэтому его можно случайно стереть, когда в эту FLASH память записывают другие файлы. Для перезаписи ВІОЅ в процессоре MZF486-SMART имеется устройство ВООТ-UP ROM (BUR), которое активизируется после включения питания. Программные утилиты обеспечивают восстановление системы путем загрузки ВІОЅ через СОМ1 порт. Компьютер, через который производится загрузка ВІОЅ, связан с MZF486-SMART, установленный на плату носитель, через нуль-модемный кабель. Распайка кабеля представлена в таблице 17. Для загрузки ВІОЅ необходимо подсоединить кабель к разъему СОМ1 устройства платы носителя и к СОМ1 компьютера. На компьютере запустить batch файл MZF486.bat, выполняющий следующие команды: **Zftrm.exe loadbios.com mzf486.rom**

После запуска программы на мониторе компьютера появится надпись, предлагающая установить джампер A23 и включить питание. На устройстве MZF486-SMART необходимо установить джампер на контакты 5-6 и включить питание. После записи BIOS выключить питание и снять джампер. Включить питание. Визуально наблюдается запуск устройства со всеми необходимыми путями прохождения программы BIOS.

Таблица 17

PC COM1(DB9)	Разъем несущей платы
2 (RXD)	TXD
3 (TXD)	RXD
5 (GND)	GND

Приложение 2 Описание работы мультиплексного канала

Электронная компания «Элкус» (http://www.elcus.ru)

Описание программной модели устройств серии ТА

Основные характеристики:

- Устройства ТА предназначены для подключения к мультиплексному каналу (МК) по ГОСТ 26765.52-87 и ГОСТ Р 52070-2003.
- Режимы работы: контроллер канала (КК), оконечное устройство (ОУ), адресный монитор сообщений (МСО) и адресный монитор слов (МСЛ).
- Программирование алгоритма функционирования ОУ в соответствии с требованиями ГОСТ 26765.52-87 и ГОСТ Р 52070-2003.
- Удовлетворяет требованиям тест плана проверки модулей (ГОСТ Р 51765-2001, ГОСТ Р 51739-2001, ГОСТ Р 52073-2003).
- Двухпортовое ОЗУ 64К x 16.
- Внутреннее FIFO прерываний емкостью 256 слов.
- Программируемый таймер приема сообщений на 32 разряда
- В режиме КК позволяет организовывать автоматическую передачу цепочки сообщений. Программирование реакции на ошибочное сообщение с возможностью автоматического повтора и переключения номера канала. Реализована функция маскирования ответных слов. Программируемое время контроля паузы до ОС.
- В режиме ОУ предусмотрена возможность буферизации принимаемых сообщений для каждого подадреса. Программирование таймера приема сообщений может производиться по командам КК. Возможность блокировки приема/ передачи сообщений по заданным подадресам.
- В режиме адресного монитора сообщений устройство отвечает как ОУ на адресованные ему команды и осуществляет прием сообщений по заданному списку адресов.
- Три основных режима работы монитора монитор сообщений (МСО), монитор слов (МСЛ) и совмещенный монитор. Во всех режимах монитора возможно задание адреса ОУ для использования устройства в качестве адресного монитора. В режиме адресного монитора сообщений устройство отвечает как ОУ на адресованные ему команды и осуществляет прием сообщений по заданному списку адресов. В режиме совмещенного монитора, пока поступающая информация распознается как сообщение она фиксируется монитором сообщений, параллельно монитор слов фиксирует любое переданное слово, если оно начинается с синхроимпульса и двух достоверных бит.
- В режиме монитора слов устройство отвечает как ОУ на адресованные ему команды и осуществляет прием слов, передаваемых по двум линиям передачи информации.
- Возможность тестирования приемопередатчиков и состояния линии.

Базовый состав устройства

Функции управления протоколом в режимах КК, ОУ, МСО и МСЛ реализованы в микросхеме Actel. Кроме того, микросхема Actel содержит внутреннее FIFO прерываний и внутреннее RAM регистров управления. В устройстве имеется ДОЗУ данных емкостью 64К слов и интерфейсная часть. В настоящее время реализованы интерфейс ISA-16, интерфейс моста PCI9030 и интерфейс процессора 1892BM3T (МС-12).

Адресуемые регистры устройства

Таблица 1.1.

Адре	Содержимое	Ч/3	КШ	ОУ	MC	MC
c					О	Л
0000	Регистр адреса базы (РАБ)	Ч	-	+	+	+
0001	Регистр вектора прерывания	Ч	+	+	+	+
0010	Регистр данных кодера/декодера	Ч/3	-	-	-	+
0011	Программный сброс устройства	3	+	+	+	+
0011	Чтение трех старших разрядов вектора	Ч	+	+	+	+
	прерывания					
0100	Регистр режимов 1 (РРЖ1)	Ч/3	+	+	+	+
0101	Регистр адреса ДОЗУ (РАД)	Ч/3	+	+	+	+
0110	Регистр режимов 2 (РРЖ2)	Ч/3	+	+	+	+
0111	Обмен с ДОЗУ	Ч/3	+	+	+	+
1000	Таймер (старшее слово) (ТА1)	Ч	+	+	+	+
1001	Таймер (младшее слово) (ТА2)	Ч	+	+	+	+
1010	Регистр адресов ОУ (РАО)	Ч/3	-	+	+	-
1100	Регистр управления таймера (РУТ)	Ч/3	+	+	+	+
1101	Регистр последнего КС	Ч	-	+	-	-
1110	Регистр адреса сообщения (РАС)	Ч/3	+	+	+	+

Необходимо отметить, что в поле Адрес указаны только используемые устройством биты адреса [4-1], обеспечивающие адресацию 16-разрядных регистров устройства. В системах, где возможна байтовая адресация (например, в стандартных компьютерах с шиной ISA или PCI), устройство должно адресоваться только 16-разрядными словами, при этом должны использоваться только четные адреса 00000-11100, образуемые сдвигом указанных адресов на один бит влево.

1.1. Регистр адреса базы (РАБ). Адрес 0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BS	IP	A K	He	е исп-	-ся				A	дрес	блок	a			

Рис.1.1

Размещен во внутренней RAM микросхемы Actel по адресу 0000. В режиме оконечного устройства, монитора сообщений или монитора слов во время обработки сообщения РАБ [9:0] содержит адрес блока из 64 слов, выполняемого в данный момент. В конце заполнения блока содержит адрес перехода. Разряд 9 старший.

Разряд BS в режиме ОУ используется для задания признака «Абонент занят» на данный подадрес, для сообщения, адрес которого указан в поле адреса блока.

Разряд IP в режиме ОУ, МСО и МСЛ разрешает фиксацию в FIFO прерываний результата выполнения сообщения, адрес которого указан в поле адреса блока.

Признак АК формируется только при чтении регистра в режиме ОУ и равен «1» если в момент чтения микросхема находится в состоянии обработки поступившей из МК команды.

1.2. Регистр вектора прерывания (РВП). Адрес 0001

No	Регистр вектора прерывания
15	Признак загруженности FIFO
14	Переполнение таймера
13	Собственная генерация устройства
12	Номер версии устройства
11	Не используется
10	Переполнение FIFO
9 - 0	Адрес блока (FIFO на 256 слов)

Рис 1. 2

Младшие 10 разрядов и РВП[11] считываются из FIFO глубиной 256 слов.

Разряд РВП[15]=1 - FIFO прерываний содержит вектор.

Разряд РВП[14]=1 - переполнение таймера.

Разряд РВП[13]=1 - генерация устройства (800 мкс). Считается время непрерывной передачи кодера устройства. Счетчик определения генерации сбрасывается, если обнаружена пауза передачи более 1 мкс. Признак генерации в канале фиксируется в триггере и сбрасывается после цикла чтения FIFO прерываний. Если генерация продолжается, и блокировка прерывания не установлена, прерывание возникнет снова.

Разряды РВП[15-13] могут быть прочитаны отдельно, без инкремента FIFO по адресу 0011.

Разряд РВП[10]=1 - Признак переполнения FIFO.

Разряды РВП[9-0]. Старшие разряды адреса блока, в котором находится сообщение, вызвавшее прерывание.

Номер версии устройства (РВП[12]) может быть прочитан после включения питания платы или после сброса FIFO прерываний (запись «1» в РРЖ1[2]). Код номера версии устройства шестнадцатиразрядный. Организуется чтение РВП шестнадцать раз. Через РВП[12] последовательно считывается код номера версии. Младшие разряды считываются первыми. Последний номер версии устройства - 10.

1.3. Регистр данных кодера/декодера (РД). Адрес 0010




Рис 1. 3

Используется для тестирования подключения устройства к линии передачи информации. Запись по адресу 0010 производится в буферный регистр кодера. Тип синхроимпульса задается значением РРЖ2[5], номер канала передачи определяется значением РРЖ2[6]. Старт возможен только в режиме МСЛ в момент записи РД. Режим МСО в это время должен быть блокирован. Поскольку устройство в режиме МСЛ имеет собственный адрес в канале, передача в линию команды с адресом закрепленном за данным ОУ приведет к запуску алгоритма ОУ. В остальных случаях, переданное слово будет зарегистрировано монитором слов.

Чтение по адресу 0010 происходит из буферного регистра декодера. Поскольку в этом регистре находится любое последнее принятое слово, рекомендуется пользоваться стандартной процедурой чтения памяти МСЛ, так как в этом случае на принятое слово будет записан «паспорт» (тип синхроимпульса, достоверность, пауза). Разряд РД[15] старший.

1.4. Сброс терминала.

Сигнал сброса ТА не менее 15 ns. Сигнал сброса схемы ТА не сбрасывает содержимое внутренней RAM микросхемы Actel . Сброс RAM происходит только по включению питания. Регистры управления ТА дублируются во внутренней RAM. Управление схемой осуществляется с выделенных триггеров, которые сбрасываются по сигналу сброса. Чтение содержимого регистров управления производится из внутренней RAM. Таким образом, после подачи сигнала сброса, содержимое считываемых внутренних регистров может быть не равно нулю в то время когда сами управляющие триггера сброшены.

В цикле чтения по данному адресу считываются признаки наличия прерывания (3 старших разряда РВП), но инкремент FIFO прерываний не производится.

1.5. Регистр режима 1 (РРЖ1). Адрес 0100

№	Ис.сос	Регистр режима 1
	Т.	
15, 14	00	Режим работы
		00 - КК, 01 -ОУ, 10 -МСО , 11 - МСЛ
13, 12	0	Время контроля паузы до ОС
		00 - 14 мкс, 01 - 18 мкс, 10 - 26 мкс, 11 - 63 мкс
11	0	Блокировка МСО (Н) в режиме МСЛ (11)*
10	0	Разрешение формирования прерываний по выходу IRQ(H)
9	0	Запрещение передачи по каналу A (L)
8	0	Запрещение передачи по каналу В (L)
7	0	Блокировка приемника A (L)
6	0	Блокировка приемника В (L)
5	0	Блокировка (H) глобального BS на команды управления
		(режим ОУ)
4	0	Блокировка (Н) прерываний в режиме ОУ по КС передачи
		данных
3	0	Блокировка перезаписи адреса ОУ (Н). Запуск ОУ, МСО,
		МСЛ
2	0	Сброс FIFO прерываний (H)
1	0	Блокировка (L) передачи СД в КС управления с
		BS=1(режим ОУ)
0	0	Блокировка (H) передачи СД в КС «Передай последнее
		КС» с BS=1(режим ОУ)

*- L - логический ноль H - логическая единица

Рис 1.4

По включению питания все разряды установлены в ноль.

При установленном режиме МСЛ (11) одновременно включены три режима:

- ОУ отвечает на команды со своим адресом;
- MCO обрабатывает сообщения до обнаружения ошибки и имеет приоритет над режимом MCЛ.
- МСЛ фиксирует все слова передаваемые в МК и записывает их в ДОЗУ по мере освобождения внутренней шины автоматами режимов ОУ и МСО.

Для того, чтобы использовать только режим МСЛ (без МСО) необходимо запретить работу МСО, установив разряд PPЖ1[11]=1.

Разряды РРЖ1[9], РРЖ1[8] блокируют передатчики соответственно канала A и канала B через выводы BT1 и BT2.

Разряды РРЖ1[7], РРЖ1[6] блокируют декодеры канала А и канала В.

Разряд РРЖ1[4] установленный в «1» блокирует формирование прерывания ОУ по командам форматов 1,2,3,7,8. До версии 10 блокируются все прерывания (нормальное окончание и ошибка в сообщении). Начиная с версии 10, ОУ формирует прерывание, если в сообщении форматов 1,2,3,7,8 обнаружена ошибка, вне зависимости от значения РРЖ1[4], если РРЖ2[10] =0.

Разряд РРЖ1[3], установленный в «1», блокирует изменения адреса ОУ при записи РРЖ2. Если РРЖ1[3]=0 оконечное устройство считается не инициализированным. При РРЖ1[3]=0 таймер контроля сообщений сброшен, и режимы МСО и МСЛ также не включены. Если необходимо исключить режим адресного монитора, выключить режим ОУ можно, записав в поле адреса код 11111.

Сброс FIFO прерывания осуществляется во время записи РРЖ1, если в РРЖ1[2] записывается 1.

1.6. Регистр адреса ДОЗУ (РАД) . Адрес 0101

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Адрес ДОЗУ														

Рис 1. 5.

Чтение и запись РАД осуществляется без арбитража. Инкремент значения счетчика происходит после каждого цикла записи или чтения в пределах всех 16 -ти разрядов счетчика. Разряд РАД[15] старший.

1.7. Регистр режима 2 (РРЖ2). Адрес 0110

№	Регистр режима 2 (для режима КК)
15	Запуск цепочки сообщений (Н)
14	Прерывание по ошибке или установленному биту в ОС (Н)
13	Останов и прерывание по выполнению текущего сообщения (Н)
12	Повтор разрешен (глобально) (Н) (управляется из УС)
11	Разрешено два повтора (Н)
10	Первый повтор по активной (L)/альтернативной (H) линии
9	Второй повтор по активной (L)/альтернативной (H) линии
8	Блокировка признака генерации в линии (Н)
7	Не используется
6	Переход на резервную ЛПИ при генерации в линии (Н)
5	Режим маскирования битов ME, SF, SR, BC, TF, BS в ответном
	слове (Н)
4	Маска резервных битов, разряда DN и T/R бита в ответном слове
	(L)
3	Останов цепочки и прерывание при установленном
	незамаскированном бите в ОС («или» с 12-м разрядом регистра УС)
2	Останов цепочки и прерывание при ошибке в сообщении («или» с
	11-м разрядом регистра УС)
1	Не используется
0	Режим маскирования бита BC (H - сравнение, L - блокировка при
	PYC[4]=0)

Рис 1. 6.а

Сигнал запуска цепочки сообщений формируется во время записи «1» в РРЖ2[15]. Запуск цепочки должен осуществляться после того, как будут установлены все необходимые регистры и в ЛОЗУ будет записана управляющая информация.

Разряд PPЖ2[14]=1 означает, что при обнаружении ошибки в сообщении или установленного бита в ОС, вне зависимости от значения YC[15], при выполнении цепочки, на данное сообщение будет сформировано прерывание.

Разряд РРЖ2[13]=1 означает, что после окончания выполнения текущего сообщения устройство сформирует вектор прерывания и остановит автономное выполнение цепочки сообщения, независимо от того, что определено в 13-м разряде регистра управляющего слова. Установка этого признака блокирует возможность автоматических повторов.

Разряд РРЖ2[12] = 0 глобально запрещает повтор сообщения по ошибке, вне зависимости от РУС[9]. Разряд РРЖ2[12]=1 определяет разрешение автоматического повтора по ошибке, если РУС[9]=1. Под ошибкой в сообщении понимается ошибка при приеме информации по одному из признаков табл. 2.3.

Разряд PPЖ2[11] = 1 означает, что при разрешении повторов по ошибке в сообщении, разрешенное число таких повторов может быть до двух. При PPЖ2[11] = 0 число повторов не более одного.

Разряды РРЖ2[10-9] определяют, по какой линии может осуществляться повтор. Активной линией считается та, номер которой задан в управляющем слове.

Разряд РРЖ2[8] совместно с РРЖ2[6] определяет реакцию контроллера в случае обнаружения не законченной передачи в линии, по которой необходимо передать новое сообщение.

Таблица 1.2

РРЖ2[РРЖ2[Действие
8]	6]	
1	X	Передача в основную ЛПИ несмотря на наличие
		занятости.
0	1	Передача по резервной ЛПИ при наличии занятости
		основной . Если резервная ЛПИ тоже занята - останов
		цепочки. Если УС[14]=0, устройство повторно пытается
		передать сообщение в основную ЛПИ и при ее занятости
		выходит по ошибке (111 в таблице 2.3).
0	0	Ожидание конца передачи в основной ЛПИ. При
		занятости ЛПИ более 800 мкс прерывание по генерации
		в канале и признак ошибки 111 в таблице 2.3

Разряд РРЖ2[5]=1 разрешает маскирование битов ответного слова (ОС). Маска ОС задается в управляющем слове. При РРЖ2[5]=0 соответствующие разряды управляющего слова игнорируются.

Разряд РРЖ2[4]=0 блокирует возможные повторы сообщения и останов по приему установленных резервных битов и бита DN в ответном слове.

Разряд РРЖ2[3] определяет возможность продолжения цепочки сообщения при обнаружении незамаскированного разряда в ОС.

Разряд РРЖ2[2] определяет возможность продолжения цепочки сообщения несмотря на обнаружение ошибки в сообщении и не возможности его повторов. При РРЖ2[2]=1 значение РУС[11] игнорируется и при обнаружении ошибки, цепочка сообщений не останавливается. При РРЖ2[2]=0 для определения возможности продолжения цепочки используется РУС[11].

Разряд РРЖ2[0] используется для задания режима маскирования бита «Принята групповая команда» (ВС) ответного слова. При РРЖ2[0]=1 производится сравнение маски (РУС[4]) со значением ВС. Если значения совпали - прерывания не будет. Если не совпали - определяется обнаружение незамаскированного разряда. При РРЖ2[0]=0 и РУС[4]=0 значение разряда ВС игнорируется. При РРЖ2[0]=0 и РУС[4]=1 установленный разряд ВС вызовет появление признака установленного бита в ОС.

N₂	Регистр режима 2 (для ОУ, МСО и МСЛ)
15 -	Адрес ОУ в канале (15 й - старший)
11	
10	Блокировка прерывания по ошибке сообщения (Н)
9	Режим с аппаратным битом (Н)
8	Разряд «запрос на обслуживание» (SR) в ответном слове
7	ОУ - сброс бита SR По КС «Передай Векторное Слово» (Н)
6	Номер канала передачи по старту кодера в режиме МСЛ (L - канал
	A)
5	Тип синхроимпульса по старту кодера в режиме МСЛ (L - данные)
4	Разрешение приема групповых команд (Н)
3	Разряд «абонент занят» (BUSY) в ответном слове (глобальный BS)
2	Разряд «неисправность абонента» (SF) в ответном слове
1	Разрешение приема управления каналом (Н)
0	Разряд «неисправность ОУ» (TF) в ответном слове

Рис 1.6.б

Разряды РРЖ2[15-11] определяют адрес оконечного устройства в мультиплексном канале. Запись адреса осуществляется, если РРЖ1[3]=0. Запись кода 11111 блокирует работу ОУ.

Разряд РРЖ2[10] используется в режиме ОУ для блокировки прерывания при обнаружении ошибки в сообщении. В этом случае запись результата обмена в ДОЗУ не производится, в FIFO прерываний не записывается адрес блока и сообщение игнорируется.

Разряд РРЖ2[9] используется в режимах ОУ и МСО для идентификации командных и ответных слов, как это определено в п.2.4.4 ГОСТ 26765.52-87.

Разряд РРЖ2[8] задает значение бита «запрос на обслуживание» в ответном слове ОУ. Значение разряда перезаписывается в ОС перед его выдачей.

Разряд РРЖ2[7]=1 разрешает сброс бита SR при приеме командного слова «Передай векторное слово». При получении данной команды бит SR будет сброшен во всех ОС до момента его новой записи в РРЖ2[8]. При этом следует отметить, что при чтении значение РРЖ2[8] всегда равно записанному и не сбрасывается по команде «Передай векторное слово».

Разряд РРЖ2[6] предназначен для задания номера канала, по которому будет передано слово в режиме тестирования устройства. РРЖ2[6]=0 означает что слово будет передано в канал A, РРЖ2[6]=1 - слово передается в канал B. Старт передачи может быть произведен записью в адрес 0010, если устройство находится в режиме МСЛ.

Разряд РРЖ2[5] предназначен для задания типа синхроимпульса слова, передаваемого в режиме тестирования устройства. РРЖ2[5]=0 означает что слово будет передано с синхроимпульсом данных, РРЖ2[5]=1 - слово будет передано с синхроимпульсом команды. Старт передачи может быть произведен записью в адрес 0010, если устройство находится в режиме МСЛ.

Разряд РРЖ2[4] определяет реакцию ОУ на прием командных слов с групповым адресом. РРЖ2[4]=0 означает, что групповые КС игнорируются ОУ.

Разряд РРЖ2[3] определяет значение разряда «Абонент занят» в ответном слове. Если РРЖ2[3]=1 информационные слова в форматах 1, 2, 3, 7, 8 (см. ГОСТ 26765.52-87) не принимаются и не передаются. В ответном слове устанавливается бит «Абонент занят». Кроме того, этот бит может быть определен локально по чтению РАБ на конкретный подадрес.

Разряд РРЖ2[2] определяет значение бита «Неисправность абонента» в ответном слове.

Разряд РРЖ2[1]=1 определяет передачу в ответном слове установленного бита «Принято управление каналом» в ответ на команду «Принять управление интерфейсом». Фактический перевод устройства в режим КК осуществляется процессором после получения прерывания от ОУ.

Разряд РРЖ2[0] определяет значение бита «Неисправность ОУ» в ответном слове.

1.8. Обмен с ДОЗУ. Адрес 0111

Чтение и запись ДОЗУ осуществляется по адресу определенному РАД. После завершения цикла чтения (записи) значение РАД инкрементируется.

1.9. Таймер (старшее слово) (ТА1). Адрес 1000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TA1															

Рис 1. 7.

Значение таймера процессором может быть только прочитано или сброшено. Разряд ТА1[15] старший. Запись таймера может осуществляться из мультиплексного канала в режиме ОУ.

1.10. Таймер (младшее слово) (ТА2). Адрес 1001

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	TA2														

Рис 1.8

Значение таймера процессором может быть только прочитано или сброшено. Запись таймера может осуществляться из мультиплексного канала в режиме ОУ. Разряд TA2[15] старший.

1.11. Регистр разрешенных адресов ОУ (РАО). Адрес 1010

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D	W	\mathbf{E}	R	X						ADR					

Рис 1. 9. а

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D	\mathbf{W}	\mathbf{E}	R	He	исп.		ADR					Н	[е исі	1.	

Рис 1. 9. б

Через обращение к этому регистру осуществляется чтение и запись содержимого двух внутренних ОЗУ микросхемы Actel, используемых в режимах оконечного устройства и монитора сообшений.

D - записываемое (считываемое) значение ОЗУ разрешенных адресов.

W - разрешение (1) записи значения из поля D.

Е - глобальное разрешение (0) всех адресов (подадресов).

R - выбор ОЗУ оконечного устройства / монитора сообщений.

ADR - адрес ячейки ОЗУ.

Первое ОЗУ емкостью 2Кх1 позволяет определить реакцию ОУ на прием команды, у которой в поле бит прием/передача, подадрес и число СД задан не реализованный код. В этом случае ОУ ответит на такую команду ОС с установленным битом «ошибка в сообщении» (п. 3.6 ГОСТ 26765.52-87) не формирует прерывание, не принимает и не передает данные, связанные с данной командой. Список разрешенных команд режима управления ГОСТ Р 52070-2003 задается отдельным встроенным ПЗУ микросхемы. В этом ПЗУ задается запрещение выполнения команд резерва ГОСТ Р 52070-2003 и команд управления с недопустимым сочетанием кода команды, разряда прием/передача и группового адреса. Кроме того, записывая «0» в соответствующую ячейку ОЗУ можно дополнительно запретить использование разрешенных команд управления. Команды «Передать ОС» и «Передать последнюю команду» относятся к списку обязательных и не могут быть заблокированы.

Если микросхема используется в режиме адресного монитора сообщений, второе ОЗУ емкостью 32х1 используются для задания списка контролируемых ОУ. Адрес 11111 задает режим фиксирования групповых сообщений. При этом, если необходимо фиксировать групповые посылки монитором сообщений, необходимо запретить ОУ их прием (РРЖ2[4]=0).

Выбор ОЗУ определяется значением разряда R. При R=0 обращение происходит к ОЗУ разрешенных команд ОУ (рис. 1.9 a). При R=1 доступно ОЗУ задания списка адресов МСО (рис. 1.9 б).

При записи в поле ADR задается адрес записываемой ячейки, для ОЗУ ОУ разряд PAO[10] старший и соответствует биту прием/передача кода команды. Запись «1» в соответствующий разряд подадреса разрешает его использование. При записи, разряд PAO[14]=1 определяет разрешение записи бита данных из поля PAO[15]. При записи, признак Е из поля PAO[13] устанавливается вне зависимости от значения поля W и значение E=0 определяет разрешение всех адресов (подадресов). По сбросу и включению питания E=0.

Чтение ячейки ОЗУ производится в два этапа. Сначала необходимо записать адрес считываемой ячейки через цикл записи со значением поля W=0 и поля E=1. Затем производится цикл чтения. Значение считывается из поля D. Между двумя этими обращениями не должно быть других внутренних и внешних циклов записи и чтения, поэтому устройство должно находиться в пассивном состоянии во время работы с данным ОЗУ.

No	Регистр управления таймера (РУТ)
15 -	Не используется
14	
13	Блокировка останова таймера по переполнению (Н)
12	Прерывание по переполнению младших 16-и разрядов (Н)
11	Блокировка перезаписи таймера
10	Сброс и блокировка таймера (L)
9-7	Задание шага вычисления
6	Значение таймера сбрасывается КС «Синхронизация»
5	Младшее слово таймера перезаписывается КС «Синхронизация со
	СД»
4-0	Подадрес КС по которому перезаписывается значение таймера

1.13. Регистр управления таймера (РУТ). Адрес 1100

Рис 1.10.

Разряд РУТ[13]=1 разрешает продолжение счета таймера после переполнения. При этом прерывание по переполнению таймера формируется и может быть сброшено по чтению вектора прерывания.

Разряд РУТ[12]=1 разрешает формирование прерывания по переполнению младшего слова таймера.

Разряд РУТ[11] используется для организации чтения двух регистров таймера процессором. Перед началом чтения необходимо записать в РУТ[11] «1». При этом внутреннее инкрементирование таймера будет продолжаться, но изменения значения ТА1 и ТА2, доступного процессору не будет. После окончания чтения необходимо вновь установить РУТ[11] в «0».

Разряд РУТ[10]=0 сбрасывает значение таймера и запрещает его инкрементирование.

Разряды РУТ[9-7] определяют шаг инкрементирования таймера.

Таблица 1.3

		РУТ	
мкс	9	8	7
1	0	0	0
2	0	0	1
4	0	1	0
8	0	1	1
16	1	0	0
32	1	0	1
64	1	1	0
Выкл.	1	1	1

Разряд РУТ[6]=1 используется в режиме ОУ для разрешения сброса таймера при получении команды «Синхронизация».

Разряд РУТ[5]=1 используется в режиме ОУ для разрешения записи в младшее слово таймера нового значения, полученного из команды «Синхронизация со словом данных».

Разряды РУТ[4-0] используются для определения выделенного подадреса, отведенного для перезаписи значения таймера словами, принятыми из мультиплексного канала. В этом случае, в форматах 1, 3, 7 и 8 ОУ записывает первое слово данных в младшее слово таймера, второе слово данных - в старшее слово таймера. Одновременно все принимаемые слова данных данного подадреса записываются в ДОЗУ. Если функция не используется, в разряды РУТ[4-0] должны быть записаны коды 11111 или 00000.

	1	1.14.]	Регис	стр по	ослед	него	кома	ндно	го сл	ова (РПК	C). A,	дрес	1101	
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1												0			
Последнее КС															

Рис 1.11

В данном регистре хранится последнее выполненное командное слово ОУ. Исключение составляет КС «Передай последнее КС». Поскольку все необходимые команды записываются в ДОЗУ, использовать чтение данного регистра рекомендуется только при диагностике устройства. Разряд РПКС[15] старший.

	1.15. Регистр адреса сообщения (РАС). Адрес 1110.														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Резерв Адрес блока															
	D 1 12														

Рис 1.12

Регистр адреса сообщения задает базовый адрес первого обращения к ДОЗУ. В зависимости от режима работы устройства это может быть базовый адрес очередного блока (режим КК) или адрес таблицы адресов (режим ОУ, МСО, МСЛ). Разряд РАС[9] старший.

В режиме КК запись РАС во время выполнения цепочки сообщений, приводит к сбросу признака продолжения в текущем сообщении. В этом случае, после выполнения текущего сообщения цепочка прерывается.

2. Режим контроллера канала.

Режим КК задается записью кода режима в РРЖ1. Для запуска контроллера необходимо загрузить базовое значение РАС и запустить автономную работу КК записью РРЖ2. В ДОЗУ устройства должны быть записаны необходимые командные слова, слова данных и управляющая информация. Получив сигнал запуска (запись в РРЖ2[15] единицы), контроллер начнет автономную работу и обратится в ДОЗУ за управляющим словом. Следующим будет прочитано

слово задержки передачи, после чего КК прочитает первое командное слово и передаст его в мультиплексный канал. После окончания передачи и приема командных слов, слов данных и ответных слов КК запишет слово состояния обмена, два слова значения таймера и прочитает адрес перехода на следующее сообщение, записав его в РАС. Адресация в блоке для формата 3 показана на рис. 2.1.




Рис. 2.1 Адресация информации в блоке для режима КК

2.1. Формат управляющего слова (УС).

№	Управляющее слово КК
15	Разрешена фиксация вектора прерывания.
14	Разрешено изменение номера канала
13	Признак автоматического продолжения.
12	Останов цепочки и прерывание при установленном
	незамаскированном бите в ОС («или» с РРЖ2[3])
11	Останов цепочки и прерывание при ошибке в сообщении («или» с
	РРЖ2[2])
10	Маска бита МЕ (0 - блокировка бита)
9	Повтор разрешен (Н)
8	Маска бита SR (0 - блокировка бита)
7	Номер канала
6	Формат ОУ- ОУ
5	Команда NOP
4	Маска бита ВС
3	Маска бита BS
2	Маска бита SF
1	Режим BS
0	Маска ТЕ

Рис. 2.2.

Управляющее слово считывается первым из адреса 61.

Разряд УС[15]=1 разрешает запись вектора прерывания в FIFO в конце выполнения сообщения. Прерывание в режиме КК формируется до тех пор, пока FIFO не будет полностью

прочитано. Кроме того, прерывание вызывает обнаружение генерации в одном из каналов (800 мкс) или переполнение таймера.

Разряд УС[14]=1 разрешает изменять номер канала передачи при обнаружении ошибок в сообщении. Порядок изменения номера канала определяется РРЖ2[10-8]. Если УС[14]=0 повтор сообщения может осуществляться только по активной (заданной в УС) линии.

Разряд УС[13]=1 определяет возможность автоматического перехода КК к выполнению следующего сообщения, если результат выполнения текущего сообщения и значение разрядов УС[12] и УС[11] не предполагают останова КК. Значение данного разряда может быть заблокировано записью «1» в РРЖ2[13].

Разряд УС[12]=1 или РРЖ2[3]=1 определяют остановку цепочки сообщении и прерывание, если в ОС установлен незамаскированный разряд. Если УС[12]=0 и РРЖ2[3]=0 останова цепочки сообщений не будет.

Разряд VC[11]=1 или PPЖ2[2]=1 определяют остановку цепочки сообщении и прерывание, если лимит повторов исчерпан и в сообщении обнаружена ошибка. Если VC[11]=0 и PPЖ2[2]=0 останова цепочки сообщений не будет.

Разряд VC[10]=0 блокирует контроль бита «Ошибка в сообщении» в ответных словах, принимаемых из OV.

Разряд УС[9]=1 разрешает использование повторов для данного сообщения, если это определено в РРЖ2.

Разряд VC[8]=0 блокирует контроль бита «Запрос на обслуживание» в ответных словах, принимаемых из OV.

Разряд УС[7] определяет номер линии передачи, по которой будет производиться передача сообщения. УС[7]=0 задает канал A (первый).

Разряд УС[6]=1 задает формат передачи ОУ-ОУ (формат 3 или 8 по ГОСТ 26765.52-87). Если в адресной части первого КС содержится код 11111, определяется формат 8.

Разряд УС[5]=1 определяет выполнение команды ожидания без передачи в мультиплексный канал.

Разряд УС[4] совместно с РРЖ2[0] определяет режим контроля бита «Принята групповая команда» в ответных словах, принимаемых из ОУ.

Таблица 2.1

УС[4]	РРЖ2[0]	Режим контроля бита ВС
0	0	Значение разряда ВС игнорируется
0	1	Если бит ВС=1 - маска не совпала, установлен
		признак незамаскированного бита в ОС
1	0	Установленный бит ВС вызовет установку признака
		незамаскированного бита в ОС
1	1	Если бит ВС=0 - маска не совпала, установлен
		признак незамаскированного бита в ОС

Разряд УС[3] совместно с УС[1] задает режим обработки разряда «Подсистема занята» в ОС. В табл. 2.2 приведены возможные реакции контроллера на прием ОС и слов данных в форматах 2, 3, 5, 8 в зависимости от режима обработки бита BS (PPX2[5]=1).

При установке разряда «Абонент занят» (BS) в ОС, оконечное устройство не передает в линию информационные слова. Разряд УС[1] определяет реакцию КК на такое сообщение. При УС[1]=0 контроллер не определяет ошибку сообщения при отсутствии приема слов данных за ОС с установленным битом BS. При УС[1]=1 в такой ситуации, КК будет выполнять действия, определяемые признаком ошибки при приеме ответной части сообщения.

Таблица 2.2

УС [1]	УС [3]	УС [12]	Пришло из ОУ	Действие
0	0	0	OC c «BS»	Нет останова. Нет ошибки.
0	0	0	ОС с «BS» + данные	Ошибка (много слов)
0	0	1	OC c «BS»	Нет останова. Нет ошибки.
0	0	1	ОС с «BS» + данные	Ошибка (много слов)
0	1	0	OC c «BS»	Нет останова. Бит в ОС.
0	1	0	ОС с «BS» + данные	Ошибка (много слов). Бит в ОС.
0	1	1	OC c «BS»	Бит в ОС. Останов по BS
0	1	1	OC c «BS» +	Ошибка (много слов). Бит в
			данные	OC.
1	0	0	OC c «BS»	Ошибка (непрерывность)
1	0	0	OC c «BS» + данные	Нет останова. Нет ошибки.
1	0	1	OC c «BS»	Ошибка (непрерывность)
1	0	1	ОС с «BS» + данные	Нет останова. Нет ошибки.
1	1	0	OC c «BS»	Ошибка (непрерывность). Бит в ОС.
1	1	0	ОС с «ВЅ» + данные	Нет останова. Нет ошибки. Бит в ОС.
1	1	1	OC c «BS»	Ошибка (непрерывность). Бит в ОС.
1	1	1	ОС с «BS» + данные	Бит в ОС. Останов по BS

Разряд VC[2]=0 блокирует контроль бита «Неисправность абонента» в ответных словах, принимаемых из OV.

Разряд YC[0]=0 блокирует контроль бита «Неисправность OY» в ответных словах, принимаемых из OY.

Если включен режим маскирования ОС (см. РРЖ2[5]) и пришло ОС, в котором разряды совпали с маской прерывания останова цепочки не будет.

Повторов сообщений не будет если из процессора установлен разряд РРЖ2[13].

2.2. Слово задержки передачи (ЗП).

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
He	испо.	пьзуе	тся				Па	уза за	держ	кки п	ереда	ачи			

Рис 2.3.

Слово задержки передачи считывается из ДОЗУ вторым и предназначено для задания паузы до выдачи очередного КС. Разряд ЗП[11] старший. Шаг измерения - 1 мкс. Слово задержки передачи считывается из ДОЗУ при первой передаче сообщения. При повторах сообщений функция задержки передачи выключена.

2.3. Формат слов передаваемых в канале.

В режиме КК все слова передаваемые контроллером и принятые из канала хранятся в ДОЗУ в порядке их передачи. Формат командных слов, слов данных и ответных слов соответствует форматам ГОСТ 26765.52-87.

2.4. Слово состояния КК (СС).

Слово состояния записывается в ДОЗУ сразу по окончании контроля сообщения. Запись осуществляется в блочном режиме. Первым записывается СС, затем два слова значения таймера, далее происходит запись вектора прерывания в FIFO (если это предусмотрено в УС). Последним считывается новое значение РАС.

№	Слово состояния (КК)
15 - 10	Общее число слов в сообщении
9	Признак останова цепочки (останов КК)
8	Не используется
7	Сообщение выполнено
6	Для сообщения потребовался повтор
5	Установлен незамаскированный бит в ОС 1
4	Установлен незамаскированный бит в ОС 2
3	Фактический номер канала
2 - 0	Код ошибки

Рис 2.4.

Разряды CC[15-10] задают код числа слов переданных и принятых контроллером из канала. При обнаружении ошибки в сообщении, контроль прекращается, и запись в ДОЗУ не производится. Разряд CC[15] старший.

Разряд СС[9]=1 означает, что цепочка сообщений выполнена и КК остановлен.

Разряд СС[7] задает признак «Сообщение выполнено».

Разряд СС[6] определяет наличие повтора сообщения.

Разряд CC[5] устанавливаются, если в втором ответном слове формата 3 или единственном ответном слове остальных форматов обнаружен установленный разряд не блокированный маской.

Разряд СС[4] устанавливаются, если в первом ответном слове формата 3 обнаружен установленный разряд не блокированный маской.

Разряд СС[3] задает номер линии передачи информации, по которой производилась последняя передача. При наличии повторов разряд СС[3] может не совпадать с номером канала, заданным в УС[4]. Если сообщение не было передано, а лимит повторов исчерпан, в этом разряде храниться значение номера канала последней попытки передачи.

Разряды СС[2-0] задают код ошибки, обнаруженной в сообщении.

Код	ц оши	бки	Тип Ошибки
2	1	0	
0	0	1	Четность или код "Манчестер 2"
0	1	0	Неверная пауза перед ответным словом
0	1	1	Нарушена непрерывность сообщения
1	0	0	Число информационных слов больше заданного
1	0	1	Неверный адрес ОУ
1	1	0	Неверный тип синхроимпульса
1	1	1	Линия занята в момент передачи или нет собственного
			признака приема на последнее слово

При РРЖ2[6]=1 код ошибки 111 означает, что контроллер находился в режиме ожидания конца передачи в ЛПИ более 800 мкс после чего прекратил выполнение данного сообщения.

При PPЖ2[6]=0 признак занятости ЛПИ устанавливается, если в момент окончания паузы задержки передачи в линии, по которой должно передаваться командное слово продолжается передача манчестерского кода.

Второй причиной формирования этого кода ошибки м.б. отсутствие признака приема собственного последнего слова. Причиной отсутствия этого признака м.б. неисправность аналогового приемопередатчика или самой линии.

2.5. Старшее и младшее слово таймера.

После записи СС, контроллер записывает в ДОЗУ два слова значения таймера. Фиксация значения таймера происходит в момент начала записи блока т.е. на момент записи слова состояния. Первым записывается значение старшего слова таймера, затем младшего.

2.6. Адрес перехода.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Не используется								A	дрес	блок	a			

Рис 2.5

Адрес перехода считывается из ДОЗУ последним и записывается в РАС. В случае, если в УС не задан признак автоматического продолжения, новое значение адреса перехода не записывается в РАС.

При выполнении операции ожидания (код 0111) после окончания вычисления паузы задержки, передача в канал не производится и контроллер переходит на выполнение следующего сообщения (если в УС задан признак автоматического продолжения).

3. Режим оконечного устройства.

Устройство устанавливается в режим ОУ по включению питания. Для того, чтобы ОУ не начало отвечать на команды с адресом 00000 введена блокировка запуска, которая снимается при записи «1» в РРЖ1[3]. После включения питания рекомендуется следующая процедура инициализации ОУ:

- Произвести запись РРЖ2, установив адрес ОУ;
- Подготовить массивы данных на передачу и прием в ДОЗУ;
- Записать таблицу адресов блоков данных в ДОЗУ;
- Установить адрес таблицы, записав РАС;
- Определить список разрешенных подадресов ОУ.
- Произвести запись РРЖ1 с РРЖ1[3]=1, после чего ОУ готово к работе.




Рис. 3.1

Оконечное устройство начинает обработку поступающего сообщения, если принято достоверное КС с индивидуальным или групповым адресом ОУ. Прием групповых сообщений м.б. заблокирован, если PPЖ2[4]=0.

Сначала происходит чтение адреса базы из таблицы адресов ОУ. Адрес чтения формируется из PAC (10 старших разрядов) + T/R бит + SA из KC. Содержимое таблицы записывается в регистр адреса базы .

Для двух команд управления с передачей ИС в таблице отведены два фиксированных адреса перехода. Адрес команды "Передай векторное слово" берется из ячейки 100000, а адрес КС "Передай слово ВСК" из ячейки 111111.

Все остальные команды пишутся в общую цепочку из базы, определяемой подадресом 011111. "Внутренние КС" в память не пишутся и прерывание на них не формируется. Подадрес 000000 зарезервирован для использования в режиме монитора.

К "Внутренним КС" относятся: "Передай ОС"(00001), "Блокировать передатчик"(00100), "Разблокировать передатчик"(00101), "Блокировать признак неисправности ОУ"(00110), "Разблокировать признак неисправности ОУ"(00111), "Передать последнюю команду"(10010).

Загрузив значение из таблицы в регистр адреса базы, ОУ производит чтение или запись слов данных (СД), инкрементируя счетчик адреса в блоке.

После окончания обработки сообщения, ОУ в блочном режиме записывает в ДОЗУ слово состояния, два слова значения таймера и перезаписывает адрес перехода в таблицу адресов блоков данных. Если во время цикла выполнения сообщения процессор произвел перезапись значения РАС, адрес перехода не изменяется. Формат слова адреса перехода аналогичен формату регистра адреса базы.

3.1. Регистр адреса базы (РАБ).

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BS	IP	RT	Н	е исп-	ся					Адрес	блока	l			

Рис 3.2

Разряд РАБ[15] совместно с РРЖ2[3] задает признак «Абонент занят» в ОС оконечного устройства. Если РРЖ2[3]=1 определяет формирование этого признака на все команды, РАБ[15]=1 задает формирование этого признака на конкретный обмен конкретного подадреса. Организовав цепочку из одного сообщения, и записав в адресе перехода «1» в старший разряд (см. рис. 3.1), можно эмулировать флаговый режим ОУ платы ТХ1.

Разряд РАБ[14]=1 разрешает фиксацию в FIFO прерываний результата выполнения сообщения, адрес которого указан в поле адреса блока.

Разряд РАБ[13] не записывается и доступен только при чтении. РАБ[13]=1 означает, что в момент чтения ОУ находится в цикле выполнения КС.

3.2. Слово состояния ОУ (СС).

No	Слово состояния (ОУ)
15	Не используется
14	Ошибка в сообщении *
13	Не используется **
12	Принята групповая команда
11	Номер ЛПИ, по которой принято КС
10	Бит «прием/передача» КС
9 - 5	Поле «подадрес» КС
4 - 0	Поле «число слов» КС

Рис 3.3

Разряд СС[14] является признаком «Ошибка в сообщении», передаваемом в ОС. Разряд формируется ОУ согласно п. 2.6.3.1 ГОСТ 26765.52-87.

Разряд СС[12] является признаком «Принята групповая команда» и формируется согласно п 2.6.3.4 ГОСТ 26765.52-87.

Разряд СС[11] определяет номер ЛПИ по которой принято данное КС.

Разряды СС[10-0] содержат соответствующие разряды КС данного сообщения.

3.3. Старшее и младшее слово таймера.

После записи СС, ОУ записывает в ДОЗУ два слова значения таймера. Фиксация значения таймера происходит в момент начала записи блока т.е. на момент записи слова состояния. Первым записывается значение старшего слова таймера, затем младшего.

3.3. Вытеснение в режиме ОУ.

Если достоверное КС получено по альтернативному каналу до момента начала блочной записи результатов обмена (записи СС), ОУ перейдет на выполнение нового КС, сбросив признаки

^{*-} Начиная с версии 9. До версии 9 не использовался.

^{** -} До версии 8 включительно «Ошибка в сообщении». Начиная с версии 9, не используется.

первого сообщения. Если ОУ выполняет операцию блочной записи результатов обмена, первое сообщение будет завершено нормально.

3.4. Изменения в таблице адресов блоков данных.

При получении из МК команды форматов 1, 2, 3, 7, 8 и команд управления с кодами 10000, 10001,10011, 10100, 10101 оконечное устройство использует таблицу адресов блоков данных для определения адреса блока обмена в двухпортовой внешней RAM (рис. 3.1). При получении такой КС происходит захват внутренней шины устройства на четыре такта (блок 1). В первом такте происходит перезапись кода последней команды, во втором такте значение РАС записывается в регистр адреса ДОЗУ. В третьем такте происходит чтение адреса блока из ДОЗУ. В четвертом такте этот адрес записывается во внутренний счетчик адреса ДОЗУ. Во время выполнения блока 1 доступ в ДОЗУ и внутренние регистры устройства закрыт для процессора. Если формат обмена предусматривает наличие блока 1, в конце обработки сообщения будет выполнен блок 2, состоящий из шести тактов. Первый, второй и третий такты это соответственно, запись слова состояния, младшего и старшего слова таймера в ДОЗУ, четвертый такт - чтение адреса перехода, пятый восстановление адреса ячейки таблицы адресов в регистре адреса ДОЗУ, шестой запись нового значения адреса перехода в таблицу адресов. Во время выполнения блока 2 ДОЗУ и внутренние регистры устройства недоступны процессору. Если управляющий процессор произведет изменение в таблице адресов в промежуток между блоком 1 и блоком 2, то при совпадении адреса исполняемого в данный момент блока с адресом установленным процессором, шестой такт блока 2 не будет выполнен и в таблице останется значение измененное процессором.

Признаком того, что новое значение в таблице адресов заменило старое, может служить получение любого прерывания или равенство «0» РАБ [13] при чтении его процессором.

4. Режим монитора сообщений.

Режим МСО задается записью РРЖ1. При этом, если необходимо наличие адресного монитора, в РРЖ2 должен быть задан адрес ОУ для данного модуля отличный от кода 11111. Запуск МСО осуществляется после того, как в РРЖ1[3] установлена блокировка перезаписи. Процедура начальной инициализации МСО аналогична ОУ, и отличается тем, что в таблице адресов используется только ячейка с адресом 000000, а в ОЗУ разрешенных адресов задается список адресов ОУ, определяемых МСО. Адрес ОУ, отведенный для данного модуля не должен быть в списке адресов МСО.

В режиме МСО устройство определяет начало передачи сообщения по тем же критериям, которые приняты в ОУ. Контроль сообщения осуществляется до первой ошибки. Для того чтобы однозначно разделять командные и ответные слова желательно использование МСО в системах с зарезервированным битом «Передача КС» (п. 2.4.4 ГОСТ 26765.52-87).

После приема КС, из списка разрешенных, МСО считывает содержимое ячейки 000000 таблицы адресов блоков данных и записывает ее в РАБ.

4.1. Регистр адреса базы (РАБ).

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X	IP	X	X	X	X					Адрес	блока	ı			

Рис 4.1

Разряд РАБ[14]=1 разрешает фиксацию в FIFO прерываний результата выполнения данного сообщения.

На рис 4.2 приведено распределение памяти в блоке для сообщения формата 3. Принимаемые слова записываются последовательно, начиная с нулевого адреса. Контроль сообщения производится до обнаружения первой ошибки. После окончания приема в ДОЗУ записывается слово состояния.

4.2. Слово состояния режима МСО (СС).

№	Слово состояния (МК)	
15 -10	Общее число слов в блоке	
9 -6	Формат сообщения	
5	Установлен бит в ОС 1	
4	Установлен бит в ОС 2	
3	Номер канала	
2 - 0	Код ошибки	

Рис. 4.2

Разряды CC[15 -10] задают код числа слов принятых монитором из канала. При обнаружении ошибки в сообщении, контроль прекращается, и запись в ДОЗУ не производится. Разряд CC[15] старший.

Разряды СС[9-6] (табл. 4.1) задают код формата принятого сообщения. Если формат не определен однозначно, формируется код 0111. Чаще всего эта ошибка возникает, если в системе не использующей аппаратный бит, в ответ на ошибочное сообщение оконечное устройство формирует ответное слово.

Табл. 4.1

Ка	Код формата								
C	сообщения 9 8 7 6 X 0 0 0 0 0 0 1 Y 0 1 0		Я	Формат Передачи По ГОСТ 26765.52 - 87					
9	8	7	6						
X	0	0	0	Передача данных от КК в ОУ (Формат 1 или 7)					
0	0	0	1	Передача данных от ОУ в КК (Формат 2)					
X	0	1	0	Передача данных от ОУ в ОУ (Формат 3 или 8)					
X	0	1	1	Передача команды управления (Формат 4 или 9)					
X	1	0	0	Передача команды управления со словом данных в ОУ					
				(Формат 6 или 10)					
0	1	0	1	Передача команды управления и прием слова данных от					
				ОУ (Формат 5)					
0	1	1	1	Ошибка формата					
1	1	1	1	Слово состояния словного монитора (МСЛ)					
	•	•	X	: 0 - адресная посылка; 1 - групповая посылка					

Код 1111 используется для того, чтобы отличить СС в режиме МСЛ от СС монитора сообщений.

Разряд CC[5] устанавливаются, если в втором ответном слове формата 3 или единственном ответном слове остальных форматов обнаружен установленный разряд.

Разряд CC[4] устанавливаются, если в первом ответном слове формата 3 обнаружен установленный разряд.

Разряд СС[3] определяет номер канала, по которому было принято сообщение.

Разряды СС[2-0] задают код ошибки (табл. 4.2).

Табл. 4.2

Код	(оши	бки	Тип Ошибки
2	1	0	
0	0	1	Четность или код "Манчестер 2"
0	1	0	Неверная пауза перед ответным словом
0	1	1	Нарушена непрерывность сообщения
1	0	0	Число информационных слов больше
			заданного
1	0	1	Неверный адрес ОУ
1	1	0	Неверный тип синхроимпульса
1	1	1	Сообщение не закончено (вытеснение)




Рис 4.3

4.3. Старшее и младшее слово таймера.

После записи СС, ОУ записывает в ДОЗУ два слова значения таймера. Фиксация значения таймера происходит в момент начала записи блока т.е. на момент записи слова состояния. Первым записывается значение старшего слова таймера, затем младшего.

4.4. Вытеснение в режиме МСО.

Если достоверное КС получено по альтернативному каналу до момента начала блочной записи результатов обмена (записи СС), МСО перейдет на выполнение нового КС, сбросив признаки первого сообщения. Если МСО выполняет операцию блочной записи результатов обмена, первое сообщение будет завершено нормально. Если по альтернативному каналу приходит КС с адресом данного модуля, устройство переходит в режим ОУ и возвращается в режим МСО после окончания передачи ОС.

После записи в ДОЗУ значения таймера, МСО считывает адрес перехода и переписывает его в нулевую ячейку таблицы адресов блоков.

5. Режим монитора слов.

Режим МСЛ задается записью РРЖ1. При этом одновременно м.б. разрешена работа устройства в режиме ОУ и МСО. Разрешение работы задается записью «1» в РРЖ1[3]. Режим монитора сообщений разрешен, если РРЖ1[11]=0. Блоки сообщений для МСО и МСЛ образуют общую цепочку и различаются форматом СС. Режим ОУ имеет высший приоритет.

Инициализация МСЛ производится аналогично описанной выше для режима МСО, при этом, если режим МСО не разрешен, записывать ОЗУ разрешенных адресов не обязательно.

При получении первого слова из канала, МСЛ считывает адрес перехода из адреса 000000 таблицы адресов блоков. Далее на каждое принятое из канала слово записывается два слова в ДОЗУ: паспорт принятого слова и собственно код слова.

Окончание блока МСЛ вызывается следующими причинами:

- определение начала приема сообщения в данное ОУ.
- определение начала приема сообщения в МСО (если он включен).
- переполнение блока (28 слов из канала).
- после последнего принятого слова была пауза более 127 мкс.

5.1. Регистр адреса базы (РАБ).

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X	IP	X	X	X	X					Адрес		ı			

Рис 5.1

5.2. Паспорт слова (ПС).

№	Паспорт слова (МСЛ)
15 - 8	Код паузы (00000000 - нет паузы, 11111111 - переполнение)
7	Номер канала (0 - первый , 1 - второй)
6	Одновременный прием по двум каналам
5	Синхроимпульс слова (1 - КС)
4	Ошибка в слове
3	Признак непрерывной передачи в заданном канале (1-нет паузы)
2 - 0	Не используется

Рис. 5. 2

Значение паспорта слова ПС[15-8] содержит код паузы между принятыми словами. Если признак ПС[6]=0, этот код определяет величину паузы между концом предыдущего и началом текущего принятого слова. Измерение приводится с шагом 0.5 мкс между концом передачи последнего бита слова и началом приема синхроимпульса следующего слова. Таким образом, для получения паузы между словами согласно п.2.8 ГОСТ 26765.52-87 к полученному значению нужно прибавить 2 мкс. Код все нули означает, что слово пришло без паузы.

Если ПС[6]=1, принимаемое слово поступило в момент, когда по альтернативному каналу передавалось другое слово. В этом случае код паузы задает смещение начала данного слова относительно начала предыдущего слова по альтернативной линии.

На рис. 5.2.1 приведен пример произвольной посылки, передаваемой по двум ЛПИ.




Рис 5.2.1

В результате МСЛ сформирует следующую последовательность приема слов.

```
0:
     >127 mkc 1001 (К ЛПИ:A
1:
      3.0 mkc 2001 (К ЛПИ:В
2:
      4.0 mkc 1002 (D ЛПИ:A
3:
      2.0 mkc 1003 (D ЛПИ:А
      2.0 mkc 2002 (D ЛПИ:В
                                  \Pi C[6]=1)
5:
                1004 (D ЛПИ:A
                                  \Pi C[6]=1)
6:
                2003 (D ЛПИ:В
                                  \Pi C[6]=1)
7:
                1005 (D ЛПИ:А
                                  \Pi C[6]=1)
8:
                2004 (D ЛПИ:В
                                  \Pi C [6] = 1)
      2.0 mkc 1006 (К ЛПИ:А
                                          )
```

```
10:
       7.0 mkc 2005 (К ЛПИ:В
                                \Pi C[6]=1)
11:
      18.0 mkc 1007 (К ЛПИ:A
                                \Pi C[6]=1)
       0.0 mkc 2006 (D ЛПИ:В
12:
                                        )
13:
       2.5 mkc 1008 (D ЛПИ:A
                                        )
       0.0 mkc 2007 (К ЛПИ:В
                                \Pi C[6]=1)
15:
       2.0 mkc 1009 (D ЛПИ:A
16:
       0.5 mkc 2008 (К ЛПИ:В
                                \Pi C[6]=1)
```

Значение кода паузы приводится в том случае, если не установлен признак непрерывной передачи (Π C[3]). При одновременном приеме по двум каналам (слово D[1008] и K[2007]) приоритет записи у слова из ЛПИ A.

Разряд Π C[4]=1 устанавливается, если в слове обнаружена ошибка четности или кода «Манчестер 2».

После приема из канала 28-го слова или после прерывания МСЛ алгоритмами ОУ или МСО, монитор слов завершает формирование блока записью слова состояния, двух слов значения таймера и перезаписью адреса перехода в нулевой адрес таблицы.

5.3. Слово состояния МСЛ.

№	Слово состояния (МСЛ)
15 -	Число принятых слов в блоке.
10	•
9-6	Код 1111
5 - 1	Не используется
0	Признак останова по переполнению таймера МСЛ

Рис. 5. 3

Разряды CC[15-10] определяют количество записанных слов и их паспортов в данном блоке. Разряды CC[9-6] содержат код 1111 для того чтобы различать сообщения МСО и МСЛ.

Разряд CC[0] равен «1», если после приема очередного слова возникла пауза более 127 мкс, и MCЛ закончил прием блока.

		Номера лист	гов (страниц	ı)	Всего	NC.	Входящий № сопро-			
Изм	изменен- ных	заменен-	новых	аннули- рован- ных	листов (страниц) в докум.	№ докум.	водитель- ного докум. дата	Подп.	Да	т
									-	l
										I
									_	l
										1
										l
										ł
										Ī
										1
										1
										1
										1
										ł
										1
										1
										‡
										l
										ļ
										l
										‡
										l
										†
_									_	<u> </u>
									+	t