

Процессорный модуль

**MZF486-104PC1**

ГФКП.467444.014

Техническое описание

## Содержание

1	Назначение изделия, особенности поставки.....	3
1.1	Назначение изделия.....	3
1.2	Особенности поставки .....	3
2	Состав и назначение функциональных узлов .....	5
2.1	Центральный процессор .....	6
2.2	Память.....	8
2.3	Приемо-передатчики RS-232/RS-485/422 .....	8
2.4	Блок разовых команд.....	9
2.5	Ethernet.....	9
2.6	Дополнительные функции .....	11
3	Электрические характеристики.....	12
4	Разъемы и джамперы изделия .....	13
4.1	Разъемы изделия .....	13
4.2	Установка джамперов .....	20
5	Прерывания .....	21
6	Адресное пространство ввода/ вывода.....	22
7	BIOS SETUP.....	23
8	Работа с консолем.....	23
9	Перезапись BIOS .....	25

## **1 Назначение изделия, особенности поставки**

### **1.1 Назначение изделия**

Модуль MZF486-104PCI является PC-совместимым компьютером, построенном на процессоре PC-on-chip ZFх86. Изделие имеет полную совместимость с PC программным обеспечением и любыми стандартными операционными системами такими, как LINUX, DOS, RTOS, WINCE, WIN9х, WINDOWS NT.

MZF486-104PCI выполнен в конструктиве PC/104 PLUS.

Основные характеристики:

1. Процессор:
  - 32-разрядное процессорное ядро, работающее на частоте 100, 66 и 33МГц,
  - 8Кб КЭШ память первого уровня со сквозной и обратной записью,
  - сопроцессор режима с плавающей точкой.
2. Шины расширения:
  - полная 16 разрядная шина ISA,
  - 32 разрядная (33МГц) PCI шина, версия 2.1.
3. Синхронная динамическая память емкостью 64 Мбайт.
4. FLASH память:
  - Flash Disk емкостью 512 Мбайт, подключённый к первичному каналу IDE;
5. Внешние интерфейсы:
  - Два интерфейса RS-232, один из них перенастраиваемый – RS-232/RS-485/ 422.
  - Два интерфейса USB v1.1,
6. Коммуникационные средства
  - Два порта ETHERNET – скорость 10/100Мб.
7. Внешние накопители:
  - FLOPPY Disk
  - HARD Disk, подключаемый ко вторичному каналу IDE.
8. Клавиатура, мышь, внешний сигнал RESET и возможность перезапуска внешним сигналом сторожевого таймера
9. Дискретный ввод/вывод (выведен на внешний разъем). Уровень сигналов ТТЛ с нагрузочной способностью до 24 мА.

### **1.2 Особенности поставки**

Условное обозначение изделия при его заказе и в конструкторской документации другого изделия, в котором оно применяется –  
«Процессорный модуль MZF486-104PCI(-S)-М ГФКП.467444.014ТУ1»,  
где S - дополнительное поле (см. таблицу 1);  
М - приемка ВП МО, покрытие лаком.  
Перечень исполнений изделия приведен в таблице 1.

Таблица 1

Исполнение, (шифр) изделия	Обозначение комплекта КД	Конструктивные особенности
MZF486-104PCI-M	ГФКП.467444.014	
MZF486-104PCI-S-M	ГФКП.467444.014-01	Концевой разъем шины PCI-104 (ISA), угловой соединитель X11

Температурные диапазоны исполнений следующие:

- повышенная температура среды предельная /рабочая  
для всех исполнений +85/+75°C;
- пониженная температура среды предельная /рабочая  
для исполнения С минус 40/ 0°C,  
для исполнений I, M минус 50/ 0°C.

## 2 Состав и назначение функциональных узлов

Структурная схема MZX486-104PCІ приведена на рисунке 1.

MZX486-104PCІ содержит центральный процессор ZFх86, динамическую память SDRAM, постоянную память Flash Disk с интерфейсом IDE, приемопередатчики RS232, RS485/422, блок разовых команд, два контроллера Ethernet и периферию.




Рисунок 1. Структурная схема MZX486-104PCІ

## 2.1 Центральный процессор

32-разрядный процессор ZFх86 является системой на кристалле CYRIX 586 FP DX с улучшенным 486/133-ядром. Архитектура, использующая 486/133-ядро с шинами ISA и PCI и развернутой системой ввода-вывода, является оптимальной для реализации контроллеров для встраиваемых систем.

Процессорное ядро содержит 8кбайт КЭШ–памяти, которая конфигурируется для работы в режиме сквозной и обратной записи. Режим обратной записи исключает ненужные циклы записи во внешнюю память, что повышает общую производительность процессора. Процессор поддерживает 8, 16 и 32 бит данных и работает в реальном, виртуальном 8066 и в защищенных режимах.

Центральный процессор способен адресовать 256 Мбайт физической памяти. Инструкции с плавающей точкой выполняются параллельно, при помощи математического сопроцессора

Ядро процессора имеет окружение (North Bridge и South Bridge), аналогичное тому, которое реализовано в процессорах класса Pentium, что обеспечивает высокопроизводительную работу системы.

North Bridge обеспечивает интерфейс центрального процессора с остальными ресурсами кристалла и организует циклы работы внутренней системной шины кристалла. Одной из основных задач North Bridge является управление SDRAM-памятью. North Bridge также осуществляет арбитраж шины PCI и определяет, какое устройство будет управлять этой шиной.

North Bridge поддерживает три внешних устройства мастера и два внутренних (это CPU и South Bridge). North Bridge поддерживает режим управления энергопотреблением, формируемый модулем South Bridge.

South Bridge является улучшенным PCI-ISA мостом, обеспечивая ISA/AT-функционирование. South Bridge стыкуется с системным контроллером North Bridge по шине FRONT PCI и организует системный PCI- интерфейс, обеспечивая внешнюю шину PCI.

Структурная схема South Bridge приведена на рисунке 2. South Bridge содержит интегрированную систему ввода-вывода:

- два 16550 совместимых RS232 последовательных порта (UART),
- контроллер параллельного интерфейса,
- контроллер клавиатуры и мыши,
- контроллер Floppy,
- контроллер Access шины (I<sup>2</sup>C),
- часы реального времени.

IDE и USB контроллеры поддерживают шину mastering и стыкуются с быстродействующей PCI-шиной, обеспечивая высокопроизводительную работу системы со скоростной периферией.

Контроллер IDE поддерживает режимы UltraDMA, прямой доступ к памяти (Multiword DMA) и программируемый ввод-вывод PIO (1-4). В изделии реализован один канал IDE с возможностью подключения до двух устройств (master/ slave).

Контроллер USB обеспечивает два полных, независимых USB интерфейса версии 1.1 совместимых с интерфейсом Open-HCI.




Рисунок 2. Структурная схема South Bridge

**АТ совместимость:**

- DMA контроллеры типа 8237 32-разрядной адресацией,
- контроллеры прерывания типа 8259,
- таймеры типа 8254.

**Двойной сторожевой таймер:**

- программное управление первичным и вторичным таймером,
- выход 16 разрядного первичного сторожевого таймера может быть программно соединен с сигналами NMI, SMI, SCI или сигналом RESET (для немедленной перезагрузки системы),
- выход 8 разрядного вторичного таймера программно соединен с системным сигналом RESET.

**Управление энергопотреблением:**

- возможность использования таймера для задания интервала выдержки «неактивности» пользователя,

- программный режим снижения активности.

Подробное описание процессора ZFх86 приведено в документе *ZFX86\_Data\_Book.pdf*

## **2.2 Память**

### **SDRAM**

— Синхронная оперативная динамическая память объемом 64 Мбайт (16Мх32).  
Возможна установка SDRAM объемом 16 Мбайт (8Мх16) или 32 Мбайт (8Мх32).

### **FLASH носители**

— Flash-память BIOS объемом 2 МБ реализована на микросхеме AM29F016D.

— Flash Disk – Flash Nand память емкостью 512 Мбайт, подключённая к стандартному ATA/IDE интерфейсу реализована на микросхеме SST85LD0512-60. Распознается операционной системой как обыкновенный жесткий диск.

## **2.3 Приемопередатчики RS-232/RS-485/422**

В качестве приемопередатчиков служат микросхемы линейных драйверов фирмы MAXIM, которые обеспечивают работу с уровнями выходных сигналов  $\pm 9В$ .

Первый канал RS-232 подключен в линию через микросхему MAX211EAI, второй канал – через микросхему MAX3161EAG.

Второй канал может быть сконфигурирован, как на работу по RS-232, так и RS-485/422 с помощью внешнего сигнала RS485/RS232#. Для работы по RS-232 необходимо установить перемычку между контактами 7 и 8 разъема X18 (низкий уровень сигнала RS485/RS232#). Для работы по RS-485/422 перемычки не устанавливаются (высокий уровень сигнала RS485/RS232#).

С помощью внешнего сигнала HDPLX задается режим работы RS-422 (низкий уровень сигнала HDPLX) или RS-485 (высокий уровень сигнала HDPLX).

Для установки режима FULL-DUPLEX (режим работы RS-422) необходимо установить перемычку между контактами 9 и 10 разъема X18. Выходная линия на передачу подключается к контактам T+, T-, а выходная линия на прием подключается к контактам R+, R- разъема X8.

Для установки режима HALF-DUPLEX (режим работы RS-485) перемычки не требуются. Выходная линия подключается к контактам T+, T- разъема X18. При работе в режиме RS-485 необходимо установить перемычки между контактами 1-2, 3-4 разъема X18 для подключения подтягивающих резисторов к линиям T+ и T-. Для открытия выходных буферов RS-485 в режиме передачи в линию выходной сигнал RTS должен находиться в логической единице. При переключении в режим приема из линии выходные буфера должны быть установлены в третье состояние путем установки выходного сигнала RTS в логический ноль.

## 2.4 Блок разовых команд

Блок разовых команд обеспечивает дискретный ввод-вывод **24** разрядов ввода-вывода:

- выход → 16 сигналов с открытым коллектором;
- вход → 8 дискретных сигналов.

Блок разовых команд выполнен на микросхеме программируемой логики фирмы Xilinx XC95144XL. Контроллер протокола приема и передачи разовых команд осуществляет обслуживание до 8 входных и 16 выходных разовых команд. Для входных и выходных команд предусмотрен соединитель X11.

Базовый адрес устанавливается в BIOS процессора, путем установки базового адреса Ю-CS2. По умолчанию установлен адрес 150h. В области устройств ввода/вывода выделено два адреса. Адреса портов и функции регистров модуля при выполнении команд ввода/вывода приведены в таблице 2.

Таблица 2. Адреса устройств блока разовых команд

Адрес	Устройство блока	
	при записи (OUT)	при чтении (IN)
150h	8 битный регистр-защелка выходов OUT 0 - OUT 7	8 битный регистр состояния входов IN 0 - IN 7
151h	8 битный регистр-защелка выходов OUT 8 - OUT 15.	

Входные уровни разовых команд - TTL. Тип выхода - открытый коллектор без подтягивания к высокому уровню. Запись логического нуля в регистр защелку выходов приводит к отпирианию выходных буферов, а запись логической единицы приводит к их запирианию. По сигналу RESET регистры выходов устанавливаются в логическую единицу.

## 2.5 Ethernet

CPU-CORE содержит два полнофункциональных интерфейса 10/100 Мб Ethernet. Каждый из интерфейсов выполнен на контроллере Realtek RTL8139D. RTL8139D содержит контроллер доступа к среде (MAC) и физическому слою (PHY), объединенный в единое решение. RTL8139D является мастером шины PCI и имеет прямой доступ к памяти SDRAM.

Контроллер может работать или в полнодуплексном или полудуплексном режиме. В полнодуплексном режиме соответствует спецификации IEEE 802.3x управления потоками. Полудуплексный режим работы увеличивает производительность путем сокращения количества коллизий.

RTL8139D включает физический интерфейс к проводам через трансформатор для частот стандартов 10BASE-T и 100BASE-TX. Также имеется возможность автоматического определения скорости передачи, режима дуплекса, и управления потока. RTL8139D имеет соединение с последовательным EEPROM, включенный в CPU-CORE. EEPROM обеспечивает первоначальную инициализацию конфигурации программного и аппаратного обеспечения при включении.

Модуль CSMA/CD RTL8139D позволяет связываться с сетями Ethernet со скоростями 10 или 100 Мб/с. Модуль CSMA/CD исполняет все функции протокола 802.3

Модуль физического слоя (PHY) RTL8139D позволяет связь 10 или 100 Мб/с Ethernet сетью. PHY поддерживает автоопределение скорости обмена: 10BASE-TX / 10BASE-T и полнодуплексный / полудуплексный режим. Имеются три контакта, показывающие состояние, активность сети и ее скорость. RTL8139D не поддерживает внешние PHY устройства.

Соединение с шиной приведено в таблице 3.

Таблица 3

	Линия прерывания	IDSEL	PCI Арбитр
Ethernet 1	IRQ9	AD24	REQ0 / GNT0
Ethernet 2	IRQ10	AD25	REQ1 / GNT1

Сигналы порта Ethernet приведены в таблице 4.

Таблица 4

Сигнал	Тип	Описание
TXN TXP	Аналог. выход	<b>Аналоговая витая пара Ethernet передачи.</b> Дифференциальная передача может быть с двумя уровнями (10BASE-T) или тремя уровнями (100BASE-TX) сигнала в зависимости от режима работы. Эти сигналы соединяют непосредственно с трансформатором. Контакты TDP и TDN соединены с резисторами по 100 Ом.
RXN RXP	Аналог. вход	<b>Аналоговая витая пара Ethernet приема.</b> Эти контакты получают последовательный поток битов от трансформатора. Поток битов может быть двух уровней (10BASE-T) или трех уровней (100BASE-TX) сигнала в зависимости от режима работы. Контакты RDP и RDN соединены с резисторами по 100 Ом.
ACT-LED	Выход	<b>Светодиод активности.</b> Указывает на передачу или прием. Когда выполняется обмен, сигнал на короткое время устанавливается в низкий уровень. Когда нет обмена, сигнал имеет высокий уровень.
LINK100-LED	Выход	<b>Светодиод скорости 100 Мбит/с.</b> Сигнал показывает целостность линии связи и скорость обмена 100 Мбит/с.
LINK10-LED	Выход	<b>Светодиод скорости 10 Мбит/с.</b> Сигнал показывает целостность линии связи и скорость обмена 10 Мбит/с.




Рисунок 12. Подключение светодиодов

Светодиод LED-RED (красный): индикатор активности / состояния канала на скорости 100 Мбит/с.

Светодиод LED-GREEN (зелёный): индикатор активности / состояния канала на скорости 10 Мбит/с.

Когда канал Ethernet исправен – светодиод горит; когда исправен и идет передача или прием – светодиод мигает.

## **2.6 Дополнительные функции**

### **Блок управления записью в BIOS:**

- 12 кб специальная область памяти (BUR-BIOS Update ROM), предназначенная для обновления содержимого BIOS.

### **Специальный Z-TAG интерфейс:**

- высокоскоростной порт для записи программ и обновления содержимого BIOS с удаленного терминала.

### **Программа BIOS:**

- Phoenix PC BIOS-100% X86 совместимость.

### 3 Электрические характеристики

Электрические характеристики изделия приведены в таблице 5.

Таблица 5

Параметр	Ед. изм.	Мин	Тип	Max
Напряжение питания	В	4.5	5	5.5
Мощность ядра процессора при частоте 100МГц	Вт	-	0,5	-
Потребление изделия при частоте процессора: 33 МГц 66 МГц 100 МГц	мА	600 700 850		
Выходные токи:	мА			
ISA шина, клавиатура, мышь	I <sub>OL</sub> I <sub>OH</sub>		10 -8	
PCI шина	I <sub>OL</sub> I <sub>OH</sub>		1,5 -1	
FLOPPY (HГМД)	I <sub>OL</sub> I <sub>OH</sub>		14 -14	
IDE порт	I <sub>OL</sub> I <sub>OH</sub>		5 -3	
SDRAM	I <sub>OL</sub> I <sub>OH</sub>		5 -2	
Access шина	I <sub>OL</sub> I <sub>OH</sub>		8 -2	
Ethernet	I <sub>OL</sub> I <sub>OH</sub>		8 -8	
USB	I <sub>OL</sub> I <sub>OH</sub>		2,5 -0,25	
ВВОД-ВЫВОД	I <sub>OL</sub>		24	

## 4 Разъемы и джамперы изделия

### 4.1 Разъемы изделия

Разъемы MZF486-104PCI обеспечивают интерфейс к внешним устройствам, их типы и функциональное назначение приведены в таблице 6.

Таблица 6

Обозначение	Тип разъема	Функциональное назначение
X1	PLS-15	Два порта USB, Access шина и Reset
X2	PLD-40	HARD Disk (HЖМД)
X3	PLS-8	Клавиатура, мышь
X4	PLD-34R	FLOPPY (HГМД)
X5	H-104-64-ST	PC/104 (64 контакта)
X6	H-104-40-ST	PC/104 (40 контактов)
X7	PLS-6	JTAG MZFx86
X8	ESQT-130-02-G-Q-368	PC/104+ PCI шина
X9	PLD-14	Z-TAG
X10	WF-3R	Внешний разъем питания +5В
X11	PLD-26R	Ввод/вывод
X15	PLS-6	JTAG XILINX
X17	PLD-10	COM1 (RS-232)
X18	PLS-16	COM2 (RS-232/RS-485/422)
X19	PLD-10R	ETHERNET 2
X20	PLD-10R	ETHERNET 1

Расположение разъемов на плате модуля MZF486-104PCI приведено на рисунке 2.

Разъемы X7 и X15 предназначены для технологических целей на этапе изготовления и настройки модуля.

В разъем Z-TAG (X9) вставляется устройство Z-TAG DONGLE, которое с помощью стандартного параллельного кабеля подключается к HOST компьютеру.




Рисунок 2 Расположение разъемов и джамперов на плате

Через разъем X1 производится подключение двух портов USB, Access шины, внешнего сигнала RESET и сигналов сторожевого таймера. Обозначения сигналов разъема приведено в таблице 7.

Таблица 7 Разъем X1

№ контакта	Обозн. сигнала
1	USB1_VCC
2	PORT1_DM
3	PORT1_DP
4	GND
5	-
6	USB2_VCC
7	PORT2_DM
8	PORT2_DP

№ контакта	Обозн. сигнала
9	GND
10	SCL
11	SDA
12	WDI
13	WDO
14	PWM
15	RESET_IN

Подключение жесткого диска (НЖМД) производится через разъем X2 с помощью стандартного шлейфного кабеля. Обозначения сигналов разъема приведено в таблице 8.

Таблица 8 Разъем X2

№ контакта	Обозн. сигнала	№ контакта	Обозн. сигнала
1	NRESDRV	2	GND
3	IDE_DAT7	4	IDE_DAT8
5	IDE_DAT6	6	IDE_DAT9
7	IDE_DAT5	8	IDE_DAT10
9	IDE_DAT4	10	IDE_DAT11
11	IDE_DAT3	12	IDE_DAT12
13	IDE_DAT2	14	IDE_DAT13
15	IDE_DAT1	16	IDE_DAT14
17	IDE_DAT0	18	IDE_DAT15
19	GND	20	-
21	IDE_DMA_REQ	22	GND
23	IOW	24	GND
25	IOR	26	GND
27	IORDY	28	GND
29	IDE_DMA_ACK	30	GND
31	IRQ14	32	-
33	IDE_ADR1	34	-
35	IDE_ADR0	36	IDE_ADR2
37	IDE_CS0	38	IDE_CS1
39	-	40	GND

Подключение клавиатуры и мыши, производится через разъем X3. Обозначения сигналов разъема приведено в таблице 9.

Таблица 9 Разъем X3

№ контакта	Обозн. сигнала
1	+5B
2	KDATA
3	KCLK
4	GND
5	+5B
6	MDATA
7	MCLK
8	GND

Подключение FLOPPY DISK (НГМД) производится через разъем X4. Обозначения сигналов разъема приведено в таблице 10.

Таблица 10 Разъем X4

№ контакта	Обозн. сигнала	№ контакта	Обозн. сигнала
1	GND	2	-
3	GND	4	-
5	GND	6	-
7	GND	8	INDEX
9	GND	10	MOTON0
11	GND	12	-
13	GND	14	DRVSEL0
15	GND	16	-
17	GND	18	DIR
19	GND	20	STEP

№ контакта	Обозн. сигнала	№ контакта	Обозн. сигнала
21	GND	22	WDATA
23	GND	24	WGATE
25	GND	26	TRACK0
27	GND	28	WP
29	GND	30	RDATA
31	GND	32	HS
33	GND	34	DSKCHG

Подключение шины PC/104 производится через разъемы X5, X6. Подключение PCI шины производится через разъем X8. Разъемы X5, X6 и X8 сочленяются с соответствующими разъемами вышестоящих и нижестоящих плат. Обозначения выводов разъемов X5, X6 и X8 приведены в таблицах 11, 12 и 13 соответственно.

Таблица 11 Разъем X5

Ряд А	Обозн. сигнала	Ряд В	Обозн. сигнала
1	IOCHK	1	GND
2	SD7	2	RESET
3	SD6	3	+5B
4	SD5	4	IRQ9
5	SD4	5	-
6	SD3	6	-
7	SD2	7	-12B
8	SD1	8	ZEROW
9	SD0	9	+12B
10	IOCHRDY	10	GND
11	AEN	11	SMEMW
12	SA19	12	SMEMR
13	SA18	13	IOW
14	SA17	14	IOR
15	SA16	15	-
16	SA15	16	-
17	SA14	17	DACK1
18	SA13	18	DRQ1
19	SA12	19	REFRESH
20	SA11	20	ISACLK
21	SA10	21	IRQ7
22	SA9	22	-
23	SA8	23	IRQ5
24	SA7	24	IRQ4
25	SA6	25	IRQ3
26	SA5	26	-
27	SA4	27	TC
28	SA3	28	BALE
29	SA2	29	+5B
30	SA1	30	OSC (CLK14M)
31	SA0	31	GND
32	GND	32	GND

Примечание –

Сигналы REFRESH и MASTER отсутствуют, на разьеме X5 они подключены к логической “1”.

Сигналы DACK1 и DRQ1 присутствуют на разьеме X5 PC/104 только при установленных джамперах Jp5, Jp6 на контактах 1-2 (см. раздел 4.2 Установка джамперов).

Таблица 12 Разъём X6

Ряд С	Обозн. сигнала	Ряд D	Обозн. сигнала
1	GND	1	GND
2	SBHE	2	MEMCS16
3	SA23	3	IOS16
4	SA22	4	IRQ10
5	SA21	5	IRQ11
6	SA20	6	IRQ12
7	SA19	7	IRQ15
8	SA18	8	IRQ14
9	SA17	9	-
10	MEMR	10	-
11	MEMW	11	DACK5
12	SD8	12	DRQ5
13	SD9	13	-
14	SD10	14	-
15	SD11	15	-
16	SD12	16	-
17	SD13	17	+5B
18	SD14	18	MASTER
19	SD15	19	GND
20	-	20	GND

Таблица 13 Разъём X8

N контакта	Ряд А	Ряд В	Ряд С	Ряд D
1	-	-	+5B	AD0
2	3,3B	AD02	AD01	+5B
3	AD05	GND	AD04	AD03
4	C/BE0	AD07	GND	AD06
5	GND	AD09	AD08	GND
6	AD11	3,3B	AD10	-
7	AD14	AD13	GND	AD12
8	3,3B	C/BE1	AD15	3,3B
9	SERR	GND	-	PAR
10	GND	PERR	3,3B	-
11	STOP	3,3B	LOCK	GND
12	3,3B	TRDY	GND	DEVSEL
13	FRAME	GND	IRDY	3,3B
14	GND	AD16	3,3B	C/BE2
15	AD18	3,3B	AD17	GND
16	AD21	AD20	GND	AD19
17	3,3B	AD23	AD22	3,3B
18	IDSEL0	GND	IDSEL1	IDSEL2
19	AD24	C/BE3	3,3B	IDSEL3
20	GND	AD26	AD25	GND
21	AD29	+5B	AD28	AD27
22	+5B	AD30	GND	AD31
23	REQ0	GND	REQ1	3,3B
24	GND	REQ2	+5B	GNT0
25	GNT1	3,3B	GNT2	GND
26	+5B	CLK0	GND	CLK1

№ контакта	Ряд А	Ряд В	Ряд С	Ряд D
27	CLK2	+5В	CLK3	GND
28	GND	INTD	+5В	RST
29	+12В	INTA	INTB	INTC
30	-12В	-	-	-

Примечание –

Сигналы GNT0 и REQ0 присутствуют на разъеме X8 только при установленных джамперах Jp5, Jp6 на контактах 2-3 (см. раздел 4.2 Установка джамперов).

Подключение Z-TAG, производится через разъем X9. Обозначения сигналов разъема приведено в таблице 14.

Таблица 14 Разъем X9

№ контакта	Обозн. сигнала	№ контакта	Обозн. сигнала
1	DSKCHG	2	SRESET
3	SENCE	4	GND
5	+3,3 В	6	JP1
7	STEEP	8	RDATA
9	SER_EN	10	HDSEL
11	WR	12	ZCLK
13	DIR	14	TRK0

Подключение внешнего источника питания, если питание через ISA шину не подключено, производится через разъем X10. Обозначения сигналов разъема приведено в таблице 15.

Таблица 15 Разъем X10

№ контакта	Обозначение сигнала
1	+5В
2	+5В
3	GND

Подключение сигналов Ввода-Вывода производится через разъем X11. Обозначения сигналов разъема приведено в таблице 16.

Таблица 16 Разъем X11

№ контакта	Обозначение сигнала	№ контакта	Обозначение сигнала
1	ВВОД1	14	ВЫВОД6
2	ВВОД2	15	ВЫВОД7
3	ВВОД3	16	ВЫВОД8
4	ВВОД4	17	ВЫВОД9
5	ВВОД5	18	ВЫВОД10
6	ВВОД6	19	ВЫВОД11
7	ВВОД7	20	ВЫВОД12
8	ВВОД8	21	ВВОД-ВЫВОД13
9	ВЫВОД1	22	ВВОД-ВЫВОД14
10	ВЫВОД2	23	ВВОД -ВЫВОД15
11	ВЫВОД3	24	ВВОД-ВЫВОД16
12	ВЫВОД4	25	ВВОД ПРЕРЫВАНИЯ
13	ВЫВОД5	26	ЗЕМЛЯ

Подключение COM1 (RS-232) производится через разъемы X17. COM1 может подключается при работе на консоль (перенаправление видеoinформации через COM1) к HOST

компьютеру через нуль модемный кабель. Обозначения сигналов разъема X17 приведено в таблице 17.

Таблица 17 Разъем X17

№ контакта	Обозн. сигнала	№ контакта	Обозн. сигнала
1	DCD1	2	DSR1
3	RXD1	4	RTS1
5	TXD1	6	CTS1
7	DTR1	8	RIV1
9	GND	10	-

Через разъем X18 производится подключение COM2 (RS-232/RS-485/422). Обозначения сигналов разъема приведено в таблице 18.

Таблица 18 Разъем X18

№ контакта	Обозн. сигнала	№ контакта	Обозн. сигнала
1	T+	9	HDPLX
2	T+ резистор	10	GND
3	T-	11	-
4	T- резистор	12	GND
5	R+	13	TXDV2
6	R-	14	RXDV2
7	GND	15	RTSV2
8	RS485/RS232#	16	CTSV2

Примечание –

Установку режимов работы по RS-232, RS-485, RS-422 см. в разделе **2.3 Приемопередатчики RS-232/RS-485/422.**

Подключение двух интерфейсов ETHERNET производится через разъемы X20 и X19. Обозначения сигналов разъемов приведено в таблицах 19 и 20.

Таблица 19 Разъем X20

№ контакта	Обозн. сигнала	№ контакта	Обозн. сигнала
1	-	2	LINK10_LED1
3	ETH1_RXP	4	ETH1_RXN
5	ACT_LED1	6	-
7	LINK100_LED1	8	-
9	ETH1_TXP	10	ETH1_TXN

Таблица 20 Разъем X19

№ контакта	Обозн. сигнала	№ контакта	Обозн. сигнала
1	-	2	LINK10_LED2
3	ETH2_RXP	4	ETH2_RXN
5	ACT_LED2	6	-
7	LINK100_LED2	8	-
9	ETH2_TXP	10	ETH2_TXN

## 4.2 Установка джамперов

С помощью джамперов **Jp1** и **Jp2** производится установка частоты процессорного ядра. После необходимой установки следует перезагрузить операционную систему. Положение джамперов и соответствующая этому положению частота процессорного ядра приведены в таблице 21.

Таблица 21


Положение джамперов	Частота процессора
Jp1- установлен Jp2- установлен	33 МГц
Jp1- не установлен Jp2- установлен	66 МГц
Jp1-не установлен Jp2-не установлен	100 МГц

**Джампер Jp3** разрешает выполнение инструкции BIOS из стандартной FLASH (режим boot ROM) или BUR. Если джампер Jp3 не установлен, изделие стартует нормально и выполняет инструкции BIOS, после чего передает управление загрузочному устройству. Если джампер Jp3 установлен, процессор выполняет BUR инструкции в перезаписи FLASH BIOS, используя Z-TAG интерфейс или COM1.

С помощью джамперов **Jp5** и **Jp6** происходит перенаправление сигналов запроса и предоставления шины с выходов процессора на разъемы PC/104 (ISA) или PC/104 Plus (PCI).

Если джамперы Jp5, Jp6 установлены на контакты 1-2, сигналы DACK1 и DRQ1 подключены к разъему PC/104. Если джамперы Jp5, Jp6 установлены на контакты 2-3, сигналы GNT0 и REQ0 подключены к разъему PC/104 Plus (см. рисунок 3).

### JP5



### JP6



Рисунок 3

## 5 Прерывания

MZF486-104PCI прерывания представлены в таблице 22.

Таблица 22

Номер IRQ	ОПИСАНИЕ
0	Системный таймер (нет возможности для других устройств)
1	Клавиатура (нет возможности для других устройств)
2	Второй каскадируемый контроллер прерываний (нет возможности для других устройств)
3	COM2
4	COM1
5	Не назначен
6	FLOPPY (нет возможности для других устройств)
7	Не назначен
8	Часы реального времени
9	INTA PCI, Ethernet 1
10	INTB PCI, Ethernet 2
11	INTC PCI
12	INTD PCI
13	Сопроцессор
14	Первичный IDE (Flash-диск)
15	Вторичный IDE

Примечание – Прерывания PCI назначаются программой BIOS.

## 6 Адресное пространство ввода/ вывода

Адресное пространство ввода/ вывода представлено в таблице 23.

Таблица 23

<b>I/O АДРЕС</b>	<b>НАЗНАЧЕНИЕ</b>
0000-000F	DMA КОНТРОЛЛЕР
0020-0021	Контроллер прерываний
0040-0043	Системный таймер
0060/0064	Клавиатура
0070-0071	Системная CMOS/часы реального времени
0081-008F	DMA КОНТРОЛЛЕР
00A0-00A1	Контроллер прерываний
00C0-00DF	DMA КОНТРОЛЛЕР
00F0-00F1	Сопроцессор
02F8-02FF	COM2
03F2-03F5/03F7	FLOPPY
3F6-3F7/1F0-1F7	IDE
03F8-03FF	COM1
0CF8-0CFF	PCI шина

## 7 BIOS SETUP

MZF486-104PCI BIOS имеет утилиту конфигурирования SETUP. Для входа в SETUP во время прохождения POST, в нижней части экрана появляется надпись SETUP, после чего необходимо набрать F2. Детальный порядок установок SETUP приведен в ZFX86 BIOS user manual supplement и PhoenixBIOS 4.0 REV. 6.0. Первоначальные установки SETUP (загружаемые по умолчанию) и записанные во FLASH BIOS, можно изменить с помощью программы ZEB.exe. При этом создается новый образ BIOS, который загружается во FLASH BIOS.

## 8 Работа с консолем

Видео информация перенаправляется в последовательный порт путем установки в BIOS SETUP и соединения COM1 процессорной платы с COM портом удаленного терминала через ноль модемный кабель. Для работы по консоли в устройстве MZF486-104PCI необходимо войти в конфигурацию BIOS путем нажатия клавиши F2 во время загрузки. Выбор Advanced меню и затем выбор Concole Redrection. В COM PORT ADRESS выбор COMA для COM1 или COMB для COM2. Если установлено Disabled, то перенаправление в COM порт производиться не будет. Выбор необходимой скорости производится в строке BAUD RATE. Для данного типа консоли выбор PC ANSI. Если необходимо продолжить перенаправление после завершения POST программы, необходимо установить в строке **Continue C.R. after post :ON**. Затем произвести запись изменений и перезагрузку устройства.

По умолчанию видео информация перенаправляется через консоль со следующими параметрами передачи :

- скорость 115,2 Кб,
- бит данных 8,
- без паритета,
- стоповых бит 1,
- перенаправление выключено после окончания программы POST.

На удаленном терминале производится запуск программы Pcomm или TM

В связи с низкой скоростью передачи по RS-232 нельзя передавать по консолью большие объемы информации. Рекомендуется передавать только текстовую информацию.

Схема ноль модемного кабеля приведена на рисунке 4.

MZF486-104PCI Разъем X17

Удаленный терминал

DB9

Контакт Наименование

Наименование

Контакт




Рисунок 4 Ноль модемный кабель

## 9 Перезапись BIOS

BIOS находится в отдельной перепрограммируемой FLASH памяти, поэтому его можно случайно стереть, когда в эту FLASH память записывают другие файлы. Для перезаписи BIOS в процессоре MZF486-104PCI имеется устройство BOOT-UP ROM (BUR), которое активизируется после включения питания. Программные утилиты обеспечивают восстановление системы путем загрузки BIOS через порт COM1. Компьютер, через который производится загрузка BIOS, связан с MZF486-104PCI через нуль-модемный кабель. Распайка кабеля представлена в таблице 24. Для загрузки BIOS необходимо подсоединить кабель к разъему X17 модуля MZF486-104PCI и к COM1 компьютера. На компьютере запустить batch файл MZF486.bat, выполняющий следующие команды: **Zftrm.exe loadbios.com mzf486.rom**

После запуска программы на мониторе компьютера появится надпись, предлагающая установить джампер A23 и включить питание. На устройстве MZF486-104PCI необходимо установить джампер Jp3 и включить питание. После записи BIOS снимается джампер Jp3 и включается питание. Визуально наблюдается запуск устройства со всеми необходимыми путями прохождения программы BIOS.

Таблица 24

PC COM1 (DB9)	MZF486-104PCI (BLD-10)
2 (RXD)	5 (TXD)
3 (TXD)	3 (RXD)
5 (GND)	9 (GND)